諸如放大器和轉換器等模擬集成電路具有至少兩個或兩個以上電源引腳。對於單電源器件，其中一個引腳通常連接到地。諸如ADC和DAC等混合信號器件可以具有模擬和數字電源電壓以及I/O電壓。像FPGA這樣的數字IC還可以具有多個電源電壓，例如內核電壓、存儲器電壓和I/O電壓。

 

不管電源引腳的數量如何，ICshujushoucedouxiangxishuominglemeiludianyuandedeyunxufanwei
，baokuotuijiangongzuofanweihezuidajueduizhi，erqieweilebaochizhengchanggongzuohefangzhisunhuai，bixuzunshouzhexiexianzhi。

 

然而，由於噪聲或電源紋波導致的電源電壓的微小變化—即便仍在推薦的工作範圍內—也會導致器件性能下降。

 

例如在放大器中，微小的電源變化會產生輸入和輸出電壓的微小變化，如圖1所示。

 

圖1. 放大器的電源抑製顯示輸出電壓對電源軌變化的靈敏度。

 

放大器對電源電壓變化的靈敏度通常用電源抑製比（PSRR）來量化
，其定義為電源電壓變化與輸出電壓變化的比值。有關更詳細的討論，請參考指南 MT-043

 

圖1顯示了典型高性能放大器（OP1177）的PSR隨頻率以大約6dB/8倍頻程（20dB/10倍頻程）下降的情況。圖中顯示了采用正負電源兩種情況下的曲線圖。盡管PSRR在直流下是120dB，但較高頻率下會迅速降低
，此時電源線路上有越來越多的無用能量會直接耦合至輸出。

 

如果放大器正在驅動負載，並且在電源軌上存在無用阻抗，則負載電流會調製電源軌

，從而增加交流信號中的噪聲和失真。

 

盡管數據手冊中可能沒有給出實際的PSRR，數據轉換器和其他混合信號IC的(de)性(xing)能(neng)也(ye)會(hui)隨(sui)著(zhe)電(dian)源(yuan)上(shang)的(de)噪(zao)聲(sheng)而(er)降(jiang)低(di)。電(dian)源(yuan)噪(zao)聲(sheng)也(ye)會(hui)以(yi)多(duo)種(zhong)方(fang)式(shi)影(ying)響(xiang)數(shu)字(zi)電(dian)路(lu)
，包(bao)括(kuo)降(jiang)低(di)邏(luo)輯(ji)電(dian)平(ping)噪(zao)聲(sheng)容(rong)限(xian)
，由(you)於(yu)時(shi)鍾(zhong)抖(dou)動(dong)而(er)產(chan)生(sheng)時(shi)序(xu)錯(cuo)誤(wu)。

 

適當的局部去耦在PCB上是必不可少的

 

典型的4層PCB通常設計為接地層、電源層、頂部信號層和底部信號層。表麵貼裝IC的接地引腳通過引腳上的過孔直接連接到接地層
，從而最大限度地減少接地連接中的無用阻抗。

 

電源軌通常位於電源層，並且路由到IC的各種電源引腳。顯示電源和接地連接的簡單IC模型如圖2所示。

 

圖2. 顯示走線阻抗和局部去耦電容的IC模型。

 

IC內產生的電流表示為IT。流過走線阻抗Z的電流產生電源電壓VS的變化。如上所述，根據IC的PSR，這會產生各種類型的性能降低。

 

通(tong)過(guo)使(shi)用(yong)盡(jin)可(ke)能(neng)短(duan)的(de)連(lian)接(jie)，將(jiang)適(shi)當(dang)類(lei)型(xing)的(de)局(ju)部(bu)去(qu)耦(ou)電(dian)容(rong)直(zhi)接(jie)連(lian)接(jie)到(dao)電(dian)源(yuan)引(yin)腳(jiao)和(he)接(jie)地(di)層(ceng)之(zhi)間(jian)，可(ke)以(yi)最(zui)大(da)限(xian)度(du)地(di)降(jiang)低(di)對(dui)功(gong)率(lv)噪(zao)聲(sheng)和(he)紋(wen)波(bo)的(de)靈(ling)敏(min)度(du)。去(qu)耦(ou)電(dian)容(rong)用(yong)作(zuo)瞬(shun)態(tai)電(dian)流(liu)的(de)電(dian)荷(he)庫(ku)，並(bing)將(jiang)其(qi)直(zhi)接(jie)分(fen)流(liu)到(dao)地(di)，從(cong)而(er)在(zai)IC上保持恒定的電源電壓。雖然回路電流路徑通過接地層，但由於接地層阻抗較低

，回路電流一般不會產生明顯的誤差電壓。

 

圖3顯示了高頻去耦電容必須盡可能靠近芯片的情況。否則，連接走線的電感將對去耦的有效性產生不利影響。

 

圖3. 高頻去耦電容的正確和錯誤放置。

 

圖3左側

，電源引腳和接地連接都可能短，所以是最有效的配置。然而在圖3右側中
，PCB走線內的額外電感和電阻將造成去耦方案的有效性降低
，且增加封閉環路可能造成幹擾問題。

 

選擇正確類型的去耦電容

 

低頻噪聲去耦通常需要用電解電容（典型值為1μF至100μF），以此作為低頻瞬態電流的電荷庫。將低電感表麵貼裝陶瓷電容（典型值為0.01μF至0.1μF）直接連接到IC電dian源yuan引yin腳jiao
，可ke最zui大da程cheng度du地di抑yi製zhi高gao頻pin電dian源yuan噪zao聲sheng。所suo有you去qu耦ou電dian容rong必bi須xu直zhi接jie連lian接jie到dao低di電dian感gan接jie地di層ceng才cai有you效xiao。此ci連lian接jie需xu要yao短duan走zou線xian或huo過guo孔kong，以yi便bian將jiang額e外wai串chuan聯lian電dian感gan降jiang至zhi最zui低di。

 

大多數IC數據手冊在應用部分說明了推薦的電源去耦電路，用戶應始終遵循這些建議，以確保器件正常工作。

 

鐵氧體磁珠（以鎳
、鋅、錳的氧化物或其他化合物製造的絕緣陶瓷）也可用於在電源濾波器中去耦。鐵氧體在低頻下（<100kHz）為感性—因此對低通LC去耦濾波器有用。100kHz以上，鐵氧體成阻性（低Q）。鐵氧體阻抗與材料

、工作頻率範圍、直流偏置電流、匝數、尺寸
、形狀和溫度成函數關係。

 

鐵tie氧yang體ti磁ci珠zhu並bing非fei始shi終zhong必bi要yao
，但dan可ke以yi增zeng強qiang高gao頻pin噪zao聲sheng隔ge離li和he去qu耦ou
，通tong常chang較jiao為wei有you利li。這zhe裏li可ke能neng需xu要yao驗yan證zheng磁ci珠zhu永yong遠yuan不bu會hui飽bao和he，特te別bie是shi在zai運yun算suan放fang大da器qi驅qu動dong高gao輸shu出chu電dian流liu時shi。當dang鐵tie氧yang體ti飽bao和he時shi
，它ta就jiu會hui變bian為wei非fei線xian性xing，失shi去qu濾lv波bo特te性xing。

 

請(qing)注(zhu)意(yi)

，某(mou)些(xie)鐵(tie)氧(yang)體(ti)甚(shen)至(zhi)可(ke)能(neng)在(zai)完(wan)全(quan)飽(bao)和(he)前(qian)就(jiu)是(shi)非(fei)線(xian)性(xing)。因(yin)此(ci)，如(ru)果(guo)需(xu)要(yao)功(gong)率(lv)級(ji)，以(yi)低(di)失(shi)真(zhen)輸(shu)出(chu)工(gong)作(zuo)，當(dang)原(yuan)型(xing)在(zai)此(ci)飽(bao)和(he)區(qu)域(yu)附(fu)近(jin)工(gong)作(zuo)時(shi)，應(ying)檢(jian)查(zha)其(qi)中(zhong)的(de)鐵(tie)氧(yang)體(ti)。典(dian)型(xing)鐵(tie)氧(yang)體(ti)磁(ci)珠(zhu)阻(zu)抗(kang)如(ru)圖(tu)4所示。

 

圖4. 鐵氧體磁珠的阻抗。

 

在為去耦應用選擇合適的類型時，需要仔細考慮由於寄生電阻和 電感產生的非理想電容性能。我們將在下篇專欄中繼續討論去耦
，研究各種類型的去耦電容及其應用。

 

所以現在我們用傳統的電路測驗結束本專欄。答案可在 StudentZone 的 EngineerZone論壇®找到。

 

圖5. 測驗：該網絡的等值輸入電容是多少？請嚐試心算出來。

 

推薦閱讀：