我們有能力創造一些能保持前代性能並且更好更小的電子設備，例如今天的可穿戴設備


、智zhi能neng手shou機ji或huo平ping板ban電dian腦nao，這zhe是shi由you於yu很hen多duo因yin素su超chao過guo摩mo爾er定ding律lv而er快kuai速su發fa展zhan，從cong而er能neng夠gou從cong底di層ceng的de嵌qian入ru組zu件jian發fa展zhan到dao今jin天tian把ba它ta們men封feng裝zhuang在zai一yi起qi。關guan於yu後hou者zhe，扇shan出chu晶jing圓yuan級ji封feng裝zhuang（FOWLP）正在迅速成為新的芯片和晶圓級封裝技術，並被預測會成為下一代緊湊型，高性能的電子設備的基礎。

 

而用常規的倒裝芯片 WLP 方案中 I/O 端子散布在芯片表麵麵積，從而限製了 I/O 連接的數目
，FOWLP 在一個環氧模製化合物（EMC）中嵌入每個裸片時，每個裸片間的空隙有一個額外的 I/O 連接點，這樣 I/O 數會更高並且的對矽利用率也有所提高。再分布層（RDLs）由物理氣相沉積（PVD）形成，並和隨後的電鍍以及微影圖案

，重新規劃從裸片上的 I/O 鏈接到外圍環氧樹脂區域的路線。

FOWLP 處理流程

 

利用 FOWLP，具有成千上萬 I/O 點dian的de半ban導dao體ti器qi件jian可ke通tong過guo兩liang到dao五wu微wei米mi間jian隔ge線xian實shi現xian無wu縫feng連lian接jie，從cong而er使shi互hu連lian密mi度du最zui大da化hua，同tong時shi實shi現xian高gao帶dai寬kuan數shu據ju傳chuan輸shu。去qu除chu基ji板ban顯xian著zhu節jie約yue了le成cheng本ben。

 

伴隨 FOWLP，如今我們才有能力在這些模片上嵌入一些異構設備包括基帶處理器，射頻收發器和電源管理 IC，從而實現了最新一代的超薄可穿戴和移動無線設備。因為不間斷的線和節約的空間，FOWLP 有潛力適用於更高性能的設備
，包括內存和應用處理器，FOWLP 能夠應用到新的市場
，包括汽車和醫療應用甚至更多。

 

今天業內領先的 FOWLP 應用產商包括了 Amkor， ASE， Freescale
， NANIUM， STATS ChipPAC， 和台積電，台積電由於其廣泛報道的與蘋果公司生產 iphone7 的 a10 處理器的合同
，成為最受注目的供應商 – 據說此部分歸功於台積電成熟的基於 FOWLP 的 inFO 技術。

 

據研究公司 YoleDéveloppement 公司於 2015 年 9 月發布的名為“FO WLP Forecast update 09/2015”的報道，台積電發布的 inFO 格式有望把 FOWLP 的工業封裝收益從 2015 年的$ 240M 在 2020 年增至$ 2.4B。隨著預期的 54％複合年增長率，Yole 預計 FOWLP 將成為半導體工業裏發展最快的先進封裝技術。

 

發熱量低
，高速處理

 

所有扇出晶圓以單裸片嵌入 EMC 為特征，旋轉介質圍繞著 RDL。這些材料呈現一些獨有的問題，包括吸濕性，過量放氣和有限的耐熱性。如果不妥善處理，在金屬沉積階段的汙染會危及接觸電阻。

 

而傳統的矽電路可承受的熱量高達 400℃
，可以在一分鍾內進行脫氣。FOWLP 中使用的介質和 EMC 耐熱性接近 120℃，wenduchaoguozhegeyuzhihuidaozhifenjieheguodujingyuanqiaoqu。zaizheyangdidewenduxiatuoqijingpian，ziranxuyaojiaochangdeshijianliang
，bingqiedadajianshaolechangguidejianshexitongdetuntuliang。

 

多晶片脫氣（MWD）的技術已經成為一個引人注目的解決方法，在晶片單獨轉移到後續的預清潔和濺射沉積之前

，高達 75 個的晶片可以並行在 120℃下脫氣
，而不會破壞真空狀態。

 

用這種方法，晶片被動態地在幹淨，高度真空條件下泵浦，將加熱晶片的輻射熱直接傳遞給低於封裝應用規定的溫度

 

在 MWD 內每個晶片所花時間達到 30 分鍾，但因為它們是並行處理的，“幹”晶片每 60 至 90 秒輸出進入到金屬沉積，每小時晶片輸出數在 30 到 50 之間。相比於單晶片脫氣技術
，此方法使 PVD 係統流量增大 2-3 倍。基於鈍化厚度增加的更低熱預算的材料出現
，更長時間的脫氣對係統容量不會產生影響。

 

這(zhe)些(xie)好(hao)處(chu)是(shi)不(bu)容(rong)易(yi)實(shi)現(xian)的(de)
，除(chu)非(fei)我(wo)們(men)能(neng)夠(gou)克(ke)服(fu)隨(sui)之(zhi)而(er)來(lai)的(de)翹(qiao)曲(qu)挑(tiao)戰(zhan)。環(huan)氧(yang)模(mo)晶(jing)片(pian)可(ke)以(yi)在(zai)固(gu)化(hua)後(hou)翹(qiao)曲(qu)
，翹(qiao)曲(qu)的(de)尺(chi)寸(cun)和(he)形(xing)狀(zhuang)是(shi)由(you)嵌(qian)入(ru)晶(jing)片(pian)的(de)位(wei)置(zhi)、晶片形狀和密度決定的。因此，一個 FOWLP PVD 係統必須能夠使化溫度引起的形狀變化達到最小，和能夠容納彎曲度達 10mm 的晶片。工業中對於可接受的彎曲閾值可能低於 6mm，但是
，在一個 6mm＋翹曲的基板上完成均勻厚度的導體是不太容易。

 

完整至上

 

成功脫氣後，但在金屬沉積之前

，FO 晶(jing)片(pian)在(zai)等(deng)離(li)子(zi)體(ti)蝕(shi)刻(ke)模(mo)塊(kuai)中(zhong)預(yu)清(qing)潔(jie)。這(zhe)有(you)助(zhu)於(yu)從(cong)觸(chu)頭(tou)去(qu)除(chu)微(wei)量(liang)氧(yang)化(hua)物(wu)層(ceng)，但(dan)是(shi)由(you)於(yu)觸(chu)頭(tou)周(zhou)圍(wei)的(de)有(you)機(ji)介(jie)質(zhi)的(de)混(hun)合(he)物(wu)

，將(jiang)導(dao)致(zhi)碳(tan)堆(dui)積(ji)於(yu)室(shi)壁(bi)。這(zhe)些(xie)碳(tan)不(bu)易(yi)粘(zhan)附(fu)到(dao)陶(tao)瓷(ci)腔(qiang)室(shi)的(de)表(biao)麵(mian)，並(bing)且(qie)如(ru)果(guo)不(bu)仔(zai)細(xi)管(guan)理(li)
，可(ke)能(neng)會(hui)導(dao)致(zhi)早(zao)期(qi)顆(ke)粒(li)破(po)裂(lie)。

 

新原位粘貼技術使這些沉積碳在預清洗過程中更好地吸附在室表麵，實現超過 6000 片晶圓的保護性間隔維持。這種方法可以通過減少專用晶片糊劑的頻率
，大大提高產量。使用傳統技術

，每生產 10 至 20 個晶片就要為室粘貼而暫停生產。

 

FOWLP 對於超小型、高 I/O 電子設備的好處，比主流 FOWLP 所麵臨的上述技術壁壘要重要的多。有了克服阻礙 FOWLP 工藝的脫氣，翹曲和完整性這些困難的能力，電子產品製造商可以消除影響生產速度和產率的阻力
，同時釋放 FOWLP 的全部潛力。