FPD Link主要功能模塊介紹
發布時間：2022-04-25 來源：Wayne Liu,TI 責任編輯：wenwei
【導讀】FPD Link 器件廣泛的應用於汽車影音娛樂以及ADAS係統中高清視頻數據的傳輸。本文主要總結了FPD Link 串行、解串芯片的主要功能模塊的基本工作原理以及其在鏈路中的作用，便於工程師們快速理解和應用FPD Link係列產品。
Contents
1..... FPD Link係統架構.............................................................................................................................. 2
2..... FPD Link 串行芯片架構介紹............................................................................................................... 4
2.1 視頻接口...................................................................................................................................... 4
2.2 視頻編碼成幀............................................................................................................................... 4
2.3 時鍾模塊...................................................................................................................................... 5
2.4 I2C 控製模塊................................................................................................................................ 6
2.5 反向數據通道............................................................................................................................... 6
3..... FPD Link 解串芯片架構介紹............................................................................................................... 6
3.1 自適應均衡電路(Adaptive Equalizer).......................................................................................... 7
3.2 CDR 模塊..................................................................................................................................... 8
4..... 參考文獻.............................................................................................................................................. 8
Figures
Figure 1. FPD Link典型應用框圖.................................................................................................. 2
Figure 2. FPD Link信號結構.......................................................................................................... 2
Figure 3. FPD Link支持多種線束.................................................................................................. 3
Figure 4. FPD Link串行器典型的應用框圖................................................................................... 4
Figure 5. DS90UB953-Q1前向通道幀結構.................................................................................... 4
Figure 6. DS90UB953-Q1對輸入時鍾抖動的要求......................................................................... 6
Figure 7. 反向通道幀結構............................................................................................................... 6
Figure 8. FPD Link解串器典型內部結構....................................................................................... 7
Figure 9. 高速信號眼圖變化............................................................................................................ 7
Figure 10. CDR功能模塊................................................................................................................. 8
Figure 11. CDR Jitter Tolerance..................................................................................................... 9
1. FPD Link係統架構
在車載影音娛樂和ADAS係統中，由於汽車空間結構的分配與限製，處理視頻數據的SoC 與顯示麵板並不是布置在一起，獲取圖像的傳感器與ECU也不在一起，這就需要把SoC 或者圖像傳感器輸出的數據通過線束傳遞到顯示麵板或者ECU中，如Figure 1所示。視頻數據一般都是RGB/HDMI/OLDI/DSI/CSI等並行的高速數據，如果將這些高速並行數據不經串化處理而直接傳輸，要求接插件的針數較多，尺寸較大，同時線束的重量、數量和成本都會比較大，線束的安裝布局也會比較困難；同時，多條並行數據之間、數據與時鍾之間的傳輸相位可能會出現明顯的偏移，給係統帶來傳輸誤碼；由於並行數據數量眾多（有的多至30多位）且是單端信號，因此EMC設計難度也會大大增加；而且，並行數據隻能單向傳輸，如果要實現係統的雙向通信需要額外的反向傳輸通道。
Figure 1. FPD Link典型應用框圖
TI 在業界率先提出了串行、解串器（FPD Link）的方案，通過把發送端的多條並行數據（包括視頻和控製、語音等數據）轉換成單條的串行數據，在接收端再把串行的數據轉換恢複成顯示麵板或者SoC能接收的並行視頻格式和低速控製信號， 如Figure 2所示，使上文中提到的所有問題都得以解決。
Figure 2. FPD Link信號結構
TI FPD Link除了能夠完成視頻數據的傳輸，它還有其他一些特點：
● POC (Power Over Cable)
由於視頻數據經過了scramble 編碼，空出了低頻頻段，係統可以利用視頻傳輸線束的直流頻段，向遠端的攝像頭供電，簡化ADAS 係統遠端攝像頭的供電設計。
● 雙向控製信號傳輸
類似於POC 的原理，FPD Link 器件可以利用視頻傳輸中的空閑時隙，雙向傳送控製信號，實現諸如遠端器件的寄存器訪問、軟件配置、顯示器背光控製、觸屏中斷以及位置信息的上傳等。
● 集成信號調理技術
在部分應用場景中視頻源與接收端距離比較遠，線束較長，信號幅度衰減較大。解串器中都集成了高速信號調理技術（Signal Conditioner）， 如 Adaptive Equalizer, CDR 等模塊，用於延長視頻的傳輸距離。
● 支持多種視頻線束
TI FPD Link 支持高速差分線束（HSD）和銅軸（Coax）電纜。靈活的視頻線束選擇，使FPD Link 適用於多種應用場景， 參見Figure 3。
Figure 3. FPD Link支持多種線束
2. FPD Link 串行芯片架構介紹
在視頻數據的發送端是FPD Link 串行器（TX）。串行器主要包括了視頻接口、格式編碼器、串行器、時鍾電路、控製電路以及反向通道恢複電路，框圖如Figure 4。
Figure 4. FPD Link串行器典型的應用框圖
2.1 視頻接口
常見的視頻接口有RGB、 OLDI、 HMDI、 DSI、 CSI、DP 等。一般一顆串行芯片隻能支持一種視頻接口，設計者需要根據SoC（IVI）或者Sensor/ISP(ADAS)提供的視頻接口選擇合適的串行芯片。Figure 4為DS90UB953-Q1的內部框圖，視頻接口為CSI-2，數據率為1.6Gbps/Lane, 一個CSI-2接口提供總共6.4Gbps的數據吞吐率，隻要視頻數據率低於這個最大吞吐率就可以被傳輸。
2.2 視頻編碼成幀
如下Figure 5為DS90UB953-Q1的輸出幀格式。
Figure 5. DS90UB953-Q1前向通道幀結構
紅藍綠數據是真正的視頻數據，灰色是GPIO/I2C/Audio/INT 信息，白色以及黃色是同步和DC balance 位。不同的FPD Link產品的這個字符串長度會有差異，91x產品為14bit, 933 是28bit, 935/953為40bit， 94x 為35bit。前向通道的數據速率不僅和幀長相關，也和視頻數據的PCLK相關。以933為例：對於12-bit mode，把每三個像素的數據分發入兩幀，每幀數據為28bits，所以線束中的數據率line rate = ƒPCLK × (2/3) × 28，如果取ƒPCLK = 100 MHz， line rate = (100 MHz) ×(2/3) × 28 = 1.87 Gbps；對於10-bit mode，把每兩個像素分入同一幀中，每幀數據為28bits，則line rate = ƒPCLK/2 × 28；取ƒPCLK = 100 MHz, line rate = (100 MHz/2) × 28 =1.40 Gbps。
對於935或者953來說，每幀數據為40bits，每一幀裏邊可以包含4個CSI -2 端口輸出的8bits，其它為GPIO/INT/I2S信息。對於synchronous mode，line rate = Ref_CLK × 160, Ref_CLK 為23~26MHz；對於nonsynchronous mode, line rate = Ref_CLK × 80, Ref_CLK 為 25~52MHz。
這些數據幀後續會經過串行器的8B/10B或者scramble擾碼，實現數據的DC均衡，方便鏈路的AC 耦合傳輸，同時，數據經過擾碼以後使得帶寬範圍變為[Line rate/20, Line rate/2]，單位為Hz。
2.3 時鍾模塊
FPD Link發送方向的信號流向為：視頻源模塊以PCLK頻率輸出的並行信號，輸入給加串器，然後經過加串器內部的8B/10B編碼器或擾碼器 (Scrambler)，以更高速時鍾進行並串轉換，之後串行數據再經過驅動器 (Driver)發送出去。因為串行器把低速的並行輸入數據串化到高速的串行數據，數據率提升很多倍，所以串行器需要從輸入的低速時鍾中通過PLL + VCO的方式生成一個高速時鍾。
時鍾模塊主要是為整個係統提供參考時鍾，確保係統同步工作。串行器的參考時鍾可以有幾個選擇：
a. SoC視頻接口提供的隨路時鍾； b. 本地提供的晶體或者晶振時鍾；c. 從反向通道中恢複的解串器提供的參考時鍾；d.xinpianzishenjichengdeshizhongzhendangdianlu。gongchengshixuanquxinpiantedingdecankaoshizhongmoshihou，shizhongmokuaihuijiangxiangyingdeshizhongfenfadaoxinpiandegegemokuaizhong，baokuozhenbianmamokuai、串行器模塊和鎖相環，從而保證整個芯片乃至整個係統工作時鍾源一致，避免FIFO的溢出和空載，也避免視頻數據的行場、幀場同步信息紊亂。
時(shi)鍾(zhong)模(mo)塊(kuai)是(shi)串(chuan)行(xing)器(qi)很(hen)關(guan)鍵(jian)的(de)一(yi)部(bu)分(fen)，它(ta)的(de)抖(dou)動(dong)性(xing)能(neng)決(jue)定(ding)了(le)串(chuan)行(xing)器(qi)輸(shu)出(chu)高(gao)速(su)信(xin)號(hao)的(de)質(zhi)量(liang)。時(shi)鍾(zhong)模(mo)塊(kuai)是(shi)一(yi)個(ge)模(mo)擬(ni)部(bu)件(jian)，對(dui)輸(shu)入(ru)參(can)考(kao)時(shi)鍾(zhong)的(de)抖(dou)動(dong)、電源噪聲都比較敏感。設計者需要特別注意這部分的電路設計以及器件選型。Figure 6 是953對回傳通道輸入信號和CSI輸入時鍾抖動的要求。
Figure 6. DS90UB953-Q1對輸入時鍾抖動的要求
2.4 I2C 控製模塊
FPD Link 器件除了可以被本地控製器通過I2C訪問，還可以通過I2C訪問對端的器件以及掛在對端器件上的其他器件，比如MCU、Image Sensor。在手冊中，我們定義串行器為SER Device，解串器為DeSER Device，掛在SER/DeSER上的其他器件為Slave Device。當要通過SER 訪問DeSER側的Slave Device A時，在SER 設置Slave ID_x = Slave Alias ID_x = Slave Device A 的I2C地址Slave Alias ID_x即可。 這樣SER就可以直接訪問對端對應的Slave Device了。
2.5 反向數據通道
反向通道是TI 獨有的專利技術（專利號US20120002573），是指與視頻反方向的低速數據通道，即從解串芯片到串行芯片，用於傳輸GPIO/INT/I2C等控製信號。利用頻分雙工的原理，解串芯片把這些低速控製信號組成一個固定30比特幀長的數據幀，如Figure 7suoshi，bingtiaozhidaoyigegudingdebusuiqianxiangshipinshujulvdegaibianergaibiandechuanshupinlv。weilejianshaofanxiangtongdaoduiqianxiangtongdaodepinlvganrao，fanxiangtongdaocaiyonglejiaodidechuanshupinlv：例如在953+ 954的應用中，當芯片配置在sync mode下，反向通道的速率是50Mbps；當芯片配置在non-sync mode下，反向通道的速率是10Mpbs；在933+954的應用中，反向通道的速率為2.5Mbps。954的反向通道還可以傳送同步時鍾，這樣攝像頭模塊就可以不需要本地晶振，減少了自身的BOM成本。
Figure 7. 反向通道幀結構
3. FPD Link 解串芯片架構介紹
接收端（RX）解串芯片主要包括了信號調理模塊（AEQ+CDR）、輸出格式編碼器、時鍾模塊、反向發送通道、芯片診斷模塊等，如Figure 8所示。
Figure 8. FPD Link解串器典型內部結構
3.1 自適應均衡電路(Adaptive Equalizer)
高速視頻信號從串行器傳輸到解串器的過程中經過PCB走線、連接器和線束，這些傳輸介質都會衰減信號幅度，增加信號噪聲，而且頻率越高，被影響的程度越大。 如Figure 9所示，串行器的輸出數據的眼圖為左邊第一幅圖所示，比較清晰、幹淨；經過傳輸線以後，眼圖閉合，如中間第二幅圖所示。為了補償傳輸介質對信號的惡化，FPD Link 器件提供了Equalizer均衡器模塊。這個模塊放大補償輸入信號，且對信號高頻部分補償得更多，以此來部分抵消傳輸通道對信號的影響。通過Equalizer之後，輸入信號的眼圖重新張開，如右邊第三幅圖所示。
Figure 9. 高速信號眼圖變化
由於FPD Link需xu要yao適shi應ying不bu同tong類lei型xing不bu同tong長chang度du的de線xian束shu，所suo以yi均jun衡heng器qi的de高gao頻pin增zeng益yi值zhi分fen多duo個ge等deng級ji，芯xin片pian會hui自zi動dong檢jian測ce輸shu入ru信xin號hao的de質zhi量liang，自zi適shi應ying地di設she置zhi最zui佳jia的de均jun衡heng值zhi，這zhe個ge自zi適shi應ying模mo塊kuai叫jiaoAEQ。該模塊在解串器每次上電時做一次自適應補償，所以即便線束存在老化、溫漂、線束個體差異等實際差異時，AEQ 都能夠自動選擇出最佳的補償等級。另外，技術人員也可以讀取上電以後的AEQ 的補償值，如果明顯高於正常值，可以判斷當前傳輸通道可能存在短路、鬆動、彎曲等異常情況。
3.2 CDR 模塊
典型的CDR（Clock Data Recovery） 電路的示意圖如Figure 10所示，集成的鎖相環電路鎖定輸入數據Incoming Data並輸出降噪以後的較幹淨的同頻率時鍾Recovered Clock；同時這個幹淨時鍾做為新的采樣時鍾，在Sampler上對輸入數據重新采樣並輸出，從而達到濾除輸入數據抖動、降低碼間串擾、減少通道間串擾和恢複數據眼圖的功能。
Figure 10. CDR功能模塊
CDR電路最主要的功能就是濾除輸入信號的固有抖動。在實際應用中，評價一個CDR電路的性能指標主要包括：
● Jitter Tolerance，抖動容限，指CDR在保證不失鎖、無誤碼的情況下所允許的最大輸入抖動
● Residual Jitter，殘留抖動，指CDR恢複輸出的數據中殘留的固有噪聲
● Jitter Transfer Function，抖動傳輸函數，指輸出抖動和輸入抖動的比值
CDR無法濾除輸入信號環路帶寬以內的近端噪聲，而直接輸出近端噪聲，但這近端噪聲不會影響CDR的鎖定，所以在環路帶寬之內，CDR的抖動容限可以很大；輸入信號中大於環路帶寬的噪聲部分會被CDR的環路濾波器濾除，因此如果輸入信號的帶外噪聲過大，會造成CDR無法及時追蹤輸入信號過大的頻率變化，從而造成失鎖和誤碼。
抖動容限和殘留抖動是兩個相互對立的參數，大的環路帶寬，抖動容限較高但殘留抖動較多；小的環路帶寬，抖動容限較低但可以殘留抖動較小。在實際應用中，技術人員需要在這兩者之中取最適合係統的折中的、合理的環路帶寬。
4. 參考文獻
1. DS90UB953-Q1datasheet (SNLS552C)
2. DS90UB954-Q1 datasheet (SNLS570B)
3. Exploring the Internal Test Pattern Generation Feature of 720p FPD-Link III Devices (SNLA132)
免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。
推薦閱讀：
- 噪聲中提取真值！瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行！氮矽科技發布集成驅動GaN芯片，助力電源能效再攀新高
- 失真度僅0.002%！力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電！聖邦微電子發布雙輸出電源芯片，簡化AFE與音頻設計
- 一機適配萬端：金升陽推出1200W可編程電源，賦能高端裝備製造
- 從機械執行到智能互動：移遠Q-Robotbox助力具身智能加速落地
- 品英Pickering將亮相2026航空電子國際論壇，展示航電與電池測試前沿方案
- 模擬芯片設計師的噩夢：晶體管差1毫伏就廢了，溫度升1度特性全飄
- 3A大電流僅需3x1.6mm？意法半導體DCP3603重新定義電源設計
- 芯科科技Tech Talks與藍牙亞洲大會聯動，線上線下賦能物聯網創新
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
