【導讀】關於容性負載的介紹

，高速先生之前有寫過一遍文章《DDR3係列之容性負載補償，你聽都沒聽過？》，今天我們進一步研究一下。先來了解一下容性負載和感性負載對鏈路阻抗的影響。仿真鏈路模型如下圖所示。鏈路中有三段50Ω的理想傳輸線，第一段和第二段之間增加一個電容模擬容性負載，第二段和第三段之間增加一個電感模擬感性負載
，鏈路末端是一個1KΩ的電阻相當於開路。利用TDR仿真工具看整個鏈路的阻抗情況。

關於容性負載的介紹
，高速先生之前有寫過一遍文章《DDR3係列之容性負載補償，你聽都沒聽過？》，今天我們進一步研究一下。先來了解一下容性負載和感性負載對鏈路阻抗的影響。仿真鏈路模型如下圖所示。鏈路中有三段50Ω的理想傳輸線，第一段和第二段之間增加一個電容模擬容性負載，第二段和第三段之間增加一個電感模擬感性負載
，鏈路末端是一個1KΩ的電阻相當於開路。利用TDR仿真工具看整個鏈路的阻抗情況。

這(zhe)裏(li)先(xian)簡(jian)單(dan)介(jie)紹(shao)一(yi)下(xia)阻(zu)抗(kang)曲(qu)線(xian)結(jie)果(guo)如(ru)何(he)看(kan)。坐(zuo)標(biao)橫(heng)軸(zhou)表(biao)示(shi)時(shi)間(jian)
，對(dui)應(ying)傳(chuan)輸(shu)線(xian)從(cong)一(yi)端(duan)看(kan)過(guo)去(qu)不(bu)同(tong)傳(chuan)輸(shu)時(shi)刻(ke)的(de)位(wei)置(zhi)點(dian)
，坐(zuo)標(biao)縱(zong)軸(zhou)表(biao)示(shi)阻(zu)抗(kang)值(zhi)。從(cong)下(xia)麵(mian)阻(zu)抗(kang)曲(qu)線(xian)來(lai)看(kan)。鏈(lian)路(lu)在(zai)傳(chuan)輸(shu)1ns時阻抗發生變化
，而在鏈路中第一段傳輸線的傳輸時延是0.5ns。為wei什shen麼me時shi間jian刻ke度du不bu對dui應ying呢ne？原yuan因yin是shi看kan鏈lian路lu時shi域yu阻zu抗kang的de方fang法fa是shi通tong過guo信xin號hao反fan射she原yuan理li
，比bi較jiao輸shu入ru電dian壓ya和he反fan射she回hui來lai的de電dian壓ya幅fu值zhi。脈mai衝chong信xin號hao需xu要yao有you一yi個ge來lai回hui的de過guo程cheng。所suo以yi阻zu抗kang曲qu線xian中zhong時shi間jian點dian實shi際ji是shi傳chuan輸shu線xian時shi延yan的de兩liang倍bei。

從(cong)上(shang)麵(mian)鏈(lian)路(lu)阻(zu)抗(kang)曲(qu)線(xian)結(jie)果(guo)來(lai)看(kan)
，容(rong)性(xing)負(fu)載(zai)導(dao)致(zhi)鏈(lian)路(lu)阻(zu)抗(kang)瞬(shun)間(jian)降(jiang)低(di)
，然(ran)後(hou)又(you)緩(huan)慢(man)上(shang)升(sheng)恢(hui)複(fu)到(dao)原(yuan)來(lai)走(zou)線(xian)阻(zu)抗(kang)。感(gan)性(xing)負(fu)載(zai)導(dao)致(zhi)鏈(lian)路(lu)阻(zu)抗(kang)先(xian)慢(man)慢(man)升(sheng)高(gao)，然(ran)後(hou)緩(huan)慢(man)恢(hui)複(fu)到(dao)鏈(lian)路(lu)阻(zu)抗(kang)上(shang)。對(dui)於(yu)鏈(lian)路(lu)中(zhong)的(de)出(chu)現(xian)的(de)容(rong)性(xing)突(tu)變(bian)和(he)感(gan)性(xing)突(tu)變(bian)

，信(xin)號(hao)感(gan)受(shou)到(dao)的(de)阻(zu)抗(kang)變(bian)化(hua)並(bing)不(bu)是(shi)隻(zhi)存(cun)在(zai)一(yi)瞬(shun)間(jian)的(de)
，而(er)是(shi)隨(sui)時(shi)間(jian)變(bian)化(hua)的(de)。

了解了鏈路中容性負載和感性負載對鏈路阻抗的影響後，下麵我們就來看看在DDR的Fly_By設計鏈路中容性負載對鏈路阻抗的影響。如下是常見的DDR一拖五的Fly_By拓撲的設計方案，鏈路中一個主控拖五個負載顆粒
，端接電阻放在最後一個顆粒後麵。

我們先對比下做容性負載補償前後DDR鏈路前端顆粒信號質量情況

，因為對於Fly_By鏈路，前端顆粒的信號質量是最差的。下圖是有無做容性負載補償鏈路中前端顆粒仿真得出的信號眼圖。

從以上仿真結果來看
，當沒有做容性負載補償時前端顆粒接收信號眼高為193mV，而做了容性負載補償之後，信號眼高升高到303mV。因此在多負載鏈路中，容性負載補償對負載信號質量有明顯地改善。

那(na)容(rong)性(xing)負(fu)載(zai)對(dui)鏈(lian)路(lu)究(jiu)竟(jing)是(shi)產(chan)生(sheng)怎(zen)樣(yang)的(de)影(ying)響(xiang)呢(ne)？容(rong)性(xing)負(fu)載(zai)補(bu)償(chang)具(ju)體(ti)需(xu)要(yao)怎(zen)麼(me)做(zuo)
，為(wei)什(shen)麼(me)做(zuo)容(rong)性(xing)負(fu)載(zai)補(bu)償(chang)可(ke)以(yi)改(gai)善(shan)鏈(lian)路(lu)上(shang)的(de)信(xin)號(hao)質(zhi)量(liang)？下(xia)麵(mian)就(jiu)通(tong)過(guo)對(dui)鏈(lian)路(lu)阻(zu)抗(kang)的(de)觀(guan)察(cha)分(fen)析(xi)進(jin)行(xing)闡(chan)述(shu)。

分別提取上麵鏈路中支路走線做容性負載補償前後的S參數，利用仿真軟件看鏈路TDR詳情如下，探測點選在主控一端。藍色曲線是未做容性負載補償的鏈路阻抗，區域1主幹道阻抗是40Ω，分支部分阻抗最低約32Ω
，區域2平均阻抗大致為34Ω。紅色曲線是做容性負載補償的鏈路阻抗結果，分支部分剛開始的阻抗趨向50Ω,但會馬上下降
，分支部分阻抗最低約37Ω, 區域2平均阻抗大致為41Ω。

由上麵的純鏈路阻抗結果分析可知，信號在分支部分感受到的阻抗會比實際走線阻抗偏低6-10Ω，而容性負載補償就是將分支部分的阻抗故意抬高，使得鏈路整體阻抗更趨於匹配。

前麵我們隻考慮了分支Stub和過孔的影響。除了這些影響因素，芯片封裝電容和Die電(dian)容(rong)也(ye)是(shi)影(ying)響(xiang)鏈(lian)路(lu)阻(zu)抗(kang)的(de)重(zhong)要(yao)原(yuan)因(yin)，這(zhe)些(xie)因(yin)素(su)將(jiang)導(dao)致(zhi)鏈(lian)路(lu)阻(zu)抗(kang)更(geng)低(di)。下(xia)麵(mian)我(wo)們(men)接(jie)著(zhe)分(fen)析(xi)鏈(lian)路(lu)增(zeng)加(jia)芯(xin)片(pian)寄(ji)生(sheng)電(dian)容(rong)的(de)影(ying)響(xiang)。由(you)於(yu)一(yi)般(ban)芯(xin)片(pian)的(de)寄(ji)生(sheng)電(dian)容(rong)值(zhi)大(da)致(zhi)在(zai)3pF左右，故我們在每一個負載位置掛一個3pF的電容來模擬芯片寄生電容的影響。下麵是增加芯片寄生電容前後鏈路阻抗曲線結果。

由上麵兩張阻抗曲線結果圖來看，芯片寄生電容的影響將導致鏈路阻抗再降低5Ω左右。沒有做容性負載補償時，信號在分支部分感受到的阻抗隻有30Ω。而做了容性負載補償的鏈路
，信號在分支部分感受到的阻抗大致為35Ω，這可能比主幹道的40Ω還是偏差較大，但也是更趨於接近了。

下圖是一個DDR一拖三Fly_By鏈路的阻抗測試結果，主幹道和支路走線阻抗都控製在50Ω，沒有做容性負載補償處理。綠色曲線是光板阻抗測試結果，紅色曲線是貼了DDR顆粒的阻抗測試結果。可以看出光板情況下分支部分阻抗會比主幹道偏低3Ω

，而增加了顆粒封裝寄生電容的影響，分支部分阻抗隻有44Ω，比主幹道阻抗偏低6Ω。

由以上測試和仿真結果分析可知
，在多負載的Fly_By鏈路中
，由於分支Stub，過孔寄生電容
，芯片封裝電容和Die電dian容rong等deng因yin素su
，導dao致zhi負fu載zai呈cheng容rong性xing，使shi得de信xin號hao在zai支zhi路lu部bu分fen感gan受shou到dao的de阻zu抗kang將jiang會hui比bi實shi際ji走zou線xian阻zu抗kang偏pian低di。而er容rong性xing負fu載zai補bu償chang就jiu是shi事shi先xian將jiang支zhi路lu部bu分fen走zou線xian阻zu抗kang做zuo高gao

，或huo者zhe將jiang主zhu幹gan線xian阻zu抗kang降jiang低di，用yong以yi平ping衡heng或huo者zhe抵di消xiao容rong性xing負fu載zai導dao致zhi阻zu抗kang偏pian低di的de影ying響xiang，使shi得de鏈lian路lu整zheng體ti阻zu抗kang更geng趨qu近jin於yu匹pi配pei，從cong而er改gai善shan信xin號hao質zhi量liang。

（來源： 高速先生微信公眾號，作者：孫小兵）

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

Σ －Δ ADC的高精度數模轉化，是如何實現的
？

優化智能存儲適配器性能

如何進行小電流／高阻抗測量

具有高性價比的無線 MCU 如何幫助您將低功耗 Bluetooth®︎ 技術應用到更多產品中

重磅！SEMI-e第五屆深圳國際半導體技術暨應用展今日盛大開幕！