中心論題：

• 分析時域反射TLP係統
• 舉例說明TLP的使用

解決方案：

• 利用TLP可了解集成電路在時域和電流電平ESD事件時的電氣特性
• TLP可測量I-V曲線
• TLP係統測量每個脈衝後的直流泄漏
  ，可檢測受損傷的被測樣品

前言
當包括人、家具、機器、集成電路(IC)或電氣線纜等在內的個體或物體充電或放電時
，靜電放電(ESD)就會發生。在普通的居家或辦公環境中，靜電放電為人體或物體帶來極高的電壓，常常高達數千伏(kV)。ESD所產生電流的上升時間可能會短於1納秒(ns)
，峰值電流可能高達數十安培(A)
，且持續時間能夠長達數十到數百納秒。除非在設計中納入了強健的ESD保護功能，否則這種電流電平會損傷電子元件，並擾亂或損傷從手機到計算機等電子係統。業界已經發展出一些ESD測試方法，以確保電子元件和係統在遭受它們可能遇到的ESD衝擊時能夠安然無恙。

集成電路和晶體管等有源元件采用人體模型(HBM)和充電器件模型(CDM)來測試

，以此確保它們在受到控製的ESD環境中製造時能夠不受損傷地予以處理。在非ESD控製環境中使用時，係統根據IEC 61000-4-2標準來測試。ESD測試的一項共同特點就是它們所返回的信息有限
，無非就是一個元件或係統在某種電壓電平承受ESD應力，以及該元件或係統在應力條件下能夠存續或不能存續，而沒有更進一步的信息。1985年，Maloney和N. Khurana提出傳輸線路脈衝(TLP)作為一種研究電流和時域ESD事件下的集成電路技術和電路行為的方法。這方法已經成為集成電路ESD保護開發的一種不可或缺的工具
，特別是自上世紀90年代中期Barth Electronics推出首個商用TLP係統以來
，猶為如此。

時域反射TLP
X衰減器防止多重反射。衰減器和被測器件中間的電壓和電流探測器將脈衝波形捕獲在數字示波器的一個屏幕截圖上。
線纜傳輸，經過衰減器後作用於被測器件(DUT)，並從DUT反射回至衰減器。該50的傳輸線路通過一個高阻值電阻來充電。傳輸線路的長度決定著脈衝的長度。輕觸開關S啟動脈衝，而脈衝沿著50脈衝長度為100納秒的時域反射(TDR)TLP是最常見的版本

，如圖1所示。阻抗為50

被測器件的電壓和電流是事件和反射脈衝之和。對於100 ns 的被測量器件而言，其電壓電流對的測試方法同樣如圖1所示。在電流-電壓(I-V)曲線上
，一個電壓電流對提供單一的一個點。針對被測器件的完整I-V曲線由傳輸線路以逐漸增高的電壓來充電和放電而映射成。商用的100nsTLP係xi統tong而er言yan
，事shi件jian和he反fan射she脈mai衝chong在zai電dian壓ya和he電dian流liu探tan測ce器qi處chu交jiao疊die。因yin此ci示shi波bo器qi可ke以yi直zhi接jie測ce量liang被bei測ce器qi件jian在zai脈mai衝chong交jiao疊die區qu域yu的de電dian壓ya和he電dian流liu。針zhen對dui阻zu抗kang小xiao於yu50 TLP係統產生從1mA到高達10或20A的電流脈衝，直至短路。大多數TLP係統也能夠測量每個脈衝後的直流泄漏，使得係統可以檢測被測樣品所受損傷。

TLP使用示例
圖2展示了一個簡單的電路元件——接地的門nMOS晶體管的TLP測試結果。接地門nMOS晶體管常用作CMOS集成電路內部的保護元件。專門針對ESD設計的nMOS能夠承受相當大的電流而不會受到損傷。但如果不采取恰當的設計
，nMOS晶體管就對ESD非常敏感。圖2a顯示的是應用於漏極上的TLP應力；漏極與接地的源極相對，而門極則與源極相連。圖2b是一個nMOS晶體管的典型TLP I-V曲線。在TLP應力處於低位時，晶體管關閉，且沒有電流流經。當應力電壓達到漏極的雪崩崩潰等級時，電流開始流出。電壓和電流分別為Vt1和It1時，足夠大的電流流出

，導通由漏極(集電極)、襯底(基極)和源極(射極)形成的寄生雙極晶體管。雙極晶體管導通時，電壓會下降
，這通常稱作雙極快速反回(bipolar snapback)。雙極區域由快速反回電壓Vsb和快速反回區域的阻抗R來鑒定特性。快速反回區域在第二個擊穿點Vt2,It2處終結。

當結合圖2c中所示的泄漏測量時，TLP I-V曲線最為有用。每個TLP脈衝之後進行nMOS的泄漏測量。泄漏在圖上對應於x軸，而脈衝電流為y軸。圖2b和圖2c的y軸比例是一致的，便於進行對比。圖2b和圖2c中所顯示的電流和電流為Vt1和It1時從雪崩到快速反回的轉變並未導致泄漏增加。而在Vt2, It2時的第二個擊穿轉變也並未帶來器件損傷。圖2b中的參數提供了nMOS ESD特性的很多的信息。Vt1是需要觸發nMOS保護特性時的電壓。Vsb和R能用於預測發生ESD事件時的nMOS電壓降。It2測量的是晶體管在ESD事件時能夠承受的電流能力。

結論
要了解集成電路在時域和電流電平ESD事件時電氣特性，TLP是一項不可或缺的工具。研究人體模型(HBM)時用的是100 ns長度的脈衝，而近期5 ns甚至更短的極快TLP(VF-TLP)脈衝也已經探索了充電器件模型(CDM)的時標。TLP可用於單獨的電路元件、輸入和輸出緩衝器
，以及完整的集成電路。除了測量I-V曲線，TLP還可用於研究時間相關性和導通時間等特性。

去焊接工藝與測試社區看看