新聞事件：

• 安森美半導體專家在第七屆靜電放電保護技術研討會上分享ESD保護的先進技術

專家觀點：

• 所有IC都必須通過測試來檢測是否能使元件免受ESD的損害
• 業界應進一步探究CDM與元件封裝尺寸之間的關係
• 製造領域
  ，廠商應隨時提高警覺並改進元件的輸送傳遞
• 係統層級的ESD保護上，應該從產品著手的重要性
• 必須同時針對成本、技術以及客戶本身的需求進行全盤考慮ESD保護問題

安森美半導體(ON Semiconductor，美國納斯達克上市代號：ONNN)今日在台北舉行的第七屆靜電放電保護技術研討會上，針對如何防止靜電放電(ESD) 所帶來的損失
，從元件、製造和係統三個層級的技術麵加以探討
，為業界提供實質建議。要有效降低ESD所帶來的損害
，除了可選擇在製程中直接控製ESD之外
，也可以在電子元件中加強抵抗ESD的裝置。安森美半導體長期投入於研發ESD保護技術，通過先進的ESD保護技術和完整的產品係列，使電子元件具備優異的電路保護性能。

ESD是整個電子產業共同麵臨的問題，影響相當廣泛，包括生產
、封裝
、測試、以及搬運等每個環節都會受到ESD的影響，靜電往往會累積在人體、儀器和存放設備當中，甚至電子元件本身也會累積靜電。因此所有IC都必須通過測試來檢測是否能使元件免受ESD的損害，這些測試標準包括人體放電靜電模式 (Human Body Model
；HBM)、機器放電模式 (Machine Model
；MM)
，以及與集成電路(IC)封裝大小關係密切的元件充電模式 (Charged Device Model
；CDM)。

安森美半導體ESD分立產品部的資深專家Robert Ashton博士，在今日的靜電放電保護技術研討會中，特別針對如何配置資源以保護ESD發表演說。Robert Ashton認為
，ESD的影響廣泛，但不代表必須針對製造與設計流程，均勻的分配資源來防範ESD的影響。事實上在元件層級的ESD保護上，耗費過多資源隻為使IC通過HBM和CDM測試標準，並非明智之舉，尤其是業界應進一步探究CDM與元件封裝尺寸之間的關係。而在製造領域，廠商應隨時提高警覺並改進元件的輸送傳遞；Charged Board Event (CBE) 事件測試，可作為一個實用的測試工具，但不應發展成IC品質管理測試。

在係統層級的ESD保護上，Robert Ashton強調從產品著手的重要性，他說：“ESD的控製對便攜產品來說，是必需品，不是選項
，業界必須投入更多努力
，讓電子元件更具備抵抗ESD的條件。目前最受國際間多數國家認同的靜電測試規範是 IEC 61000-4-2，國際組織ESDA(靜電放電保護工程學會)正著手推展和這個測試規範相關的工作
，我們期待能盡快看到成熟且穩定一貫的測試方案。”
Robert Ashton說：“IC設計人員應努力為係統開發完善的ESD保護機製，最重要的是當我們在探討究竟應配置更多的資源於ESD控製
，或是設法讓電子元件和係統更能抵擋ESD時，必須同時針對成本、技術以及客戶本身的需求進行全盤考慮。”

安森美半導體在ESD保護技術上已耕耘多年，陸續開發出先進且完整的產品係列，例如領先業界的ESD7L5.0D和NUP4212，能夠將15千伏(kV)的輸入ESD波形在數納秒(ns)內使鉗位低於7伏(V)，提供最高水平的保護；而NUP4016與ESD11L5.0D用於便攜裝置高速數據線路保護
，采用獲得專利的先進集成ESD保護平台，在增強鉗位性能的同時，還能維持超低電容和極小裸片尺寸。安森美半導體的ESD保護元件係列持續領先業界，不但因應客戶需求而設計

，而且沒有無源技術的磨損問題
，所以即使經過ESD的多次浪湧
，其可靠性與性能仍不受影響。