目前普遍接受的關鍵ESD保護電壓水平約為500V。在這一水平
，芯片成本增加得較合理
，良率水平也不會受到損害。這是因為典型的晶圓廠和裝配車間有將ESD限製在500V或以下的政策。

目前業內最常見的板級ESD保護器件主要有以下三種，它們的關鍵屬性如下。

一 多層壓敏電阻(MLV)：

這類基於氧化鋅的器件可提供ESD保護和低級別的電湧保護。它們的小形狀因子(尺寸已下降到0402和0201)使得它們非常適合於便攜式應用(如手機和數碼相機等)。

二 聚合物ESD抑製器(PGB)：

這是最新的技術
，設計用於產生最小的寄生電容值(<0.2pF)。這一特性允許它們用於高速數字和射頻電路，而不會引起任何信號衰減。

三 矽保護陣列(SPA)：

這類分立和多通道器件設計用於保護數據線和I/O線免受ESD和低級別瞬態浪湧的傷害。它的關鍵特性是非常低的鉗位電壓，這允許它們保護最敏感的電路。 目前幾乎所有的芯片組都有片上ESD保護。ESD電路放在芯片的外圍和鄰近I/O焊墊處
，它用於在晶圓製造和後端裝配流程中保護芯片組。在這些環境中
，ESD可通過設備或工廠的生產線工作人員引入到芯片組上。關鍵的ESD規範包括人體模型(HBM)、帶電器件模型(CDM)和機器模型(MM)。這些測試規範的目的是確保芯片組在製造環境中維持很高的製造良率。在今天各種應用采用的許多芯片組中的ESD保護電路數量正在減少。換言之，這些芯片組在嚴重的、用戶生成的ESD事件下免受損壞的能力正在下降。

即使所有的芯片組在裸片上包含一些ESD保護電路，其目的也隻是確保製造的高良率。不過，這一級別的ESD保護不足於保護芯片組免受消費者實際使用手機時將會碰到的嚴重ESD事件的傷害。在無法預先控製的消費環境中，必須使用不同的ESD保護規範。這就是IEC 61000-4-2。

傳統上，芯片製造商一直試圖維持HBM要求的2,000V水平。從成本效益比的角度來看
，這已經被證明是件很難做到的事。
，隨著製造技術轉向90nm以下，將ESD保護水平維持在2,000V的成本
，已開始以指數級上升。因此
，現在新的目標是降低芯片上的ESD保護水平，但維持相同的高製造良率水平。

在芯片組的ESD保護能力和應用可靠性所要求的測試水平之間存在著一個非常大的差距。這通常意味著板級ESD元件(如多層壓敏電阻、聚合物ESD抑製器和矽保護陣列)必須填補這一差距。要注意的一點是，這些技術的ESD保護性能是不同的。具體來說，導通時間和鉗位電壓差別很大。這意味著
，對敏感的芯片組來說，智能電表設備的ESD防護淺析 (06-29) ，有可能使用其中某種技術的應用無法通過ESD測試，但使用另一種技術時又可以通過ESD測試。

該IEC規範已被許多應用製造商(手機
、智能電話

、MP3播放器等)使用來確保其產品可靠地工作
，以及不會遭受早期失敗。這一規範的ESD保護電壓水平高很多，因此與HBM不兼容。HBM規範要求的測試集中在500V。另一方麵，IEC中的空氣放電方法要求的測試可以超過15,000V。