在(zai)電(dian)子(zi)係(xi)統(tong)設(she)計(ji)中(zhong)，為(wei)了(le)少(shao)走(zou)彎(wan)路(lu)和(he)節(jie)省(sheng)時(shi)間(jian)，應(ying)充(chong)分(fen)考(kao)慮(lv)並(bing)滿(man)足(zu)抗(kang)幹(gan)擾(rao)性(xing)的(de)要(yao)求(qiu)
，避(bi)免(mian)在(zai)設(she)計(ji)完(wan)成(cheng)後(hou)再(zai)去(qu)進(jin)行(xing)抗(kang)幹(gan)擾(rao)的(de)補(bu)救(jiu)措(cuo)施(shi)。形(xing)成(cheng)幹(gan)擾(rao)的(de)基(ji)本(ben)要(yao)素(su)有(you)三(san)個(ge)：

（1）幹擾源
，指產生幹擾的元件、設備或信號，用數學語言描述如下：du/dt，di/dt大的地方就是幹擾源。如：雷電、繼電器、可控矽、電機、高頻時鍾等都可能成為幹擾源。
（2）傳播路徑，指幹擾從幹擾源傳播到敏感器件的通路或媒介。典型的幹擾傳播路徑是通過導線的傳導和空間的輻射。
（3）敏感器件，指容易被幹擾的對象。如：A/D、D/A變換器
，單片機，數字IC，弱信號放大器等。

抗幹擾設計的基本原則是：抑製幹擾源，切斷幹擾傳播路徑
，提高敏感器件的抗幹擾性能。

圖1：在電子係統設計中幹擾情況

抑製幹擾源

抑製幹擾源就是盡可能的減小幹擾源的du/dt，di/dt。這是抗幹擾設計中最優先考慮和最重要的原則，常常會起到事半功倍的效果。 減小幹擾源的du/dt主要是通過在幹擾源兩端並聯電容來實現。減小幹擾源的di/dt則是在幹擾源回路串聯電感或電阻以及增加續流二極管來實現。

抑製幹擾源的常用措施如下：

（1）繼(ji)電(dian)器(qi)線(xian)圈(quan)增(zeng)加(jia)續(xu)流(liu)二(er)極(ji)管(guan)
，消(xiao)除(chu)斷(duan)開(kai)線(xian)圈(quan)時(shi)產(chan)生(sheng)的(de)反(fan)電(dian)動(dong)勢(shi)幹(gan)擾(rao)。僅(jin)加(jia)續(xu)流(liu)二(er)極(ji)管(guan)會(hui)使(shi)繼(ji)電(dian)器(qi)的(de)斷(duan)開(kai)時(shi)間(jian)滯(zhi)後(hou)，增(zeng)加(jia)穩(wen)壓(ya)二(er)極(ji)管(guan)後(hou)繼(ji)電(dian)器(qi)在(zai)單(dan)位(wei)時(shi)間(jian)內(nei)可(ke)動(dong)作(zuo)更(geng)多(duo)的(de)次(ci)數(shu)。
（2）在繼電器接點兩端並接火花抑製電路，減小電火花影響。
（3）給電機加濾波電路，注意電容
、電感引線要盡量短。
（4）電路板上每個IC要並接一個0.01μF～0.1μFwww.pcbdate.cn高頻電容，以減小IC對電源的影響


，注意高頻電容的布線
（5）布線時避免90度折線，減少高頻噪聲發射。
（6）可控矽兩端並接RC抑製電路
，減小可控矽產生的噪聲。

切斷幹擾傳播路徑

按(an)幹(gan)擾(rao)傳(chuan)播(bo)路(lu)徑(jing)可(ke)分(fen)為(wei)傳(chuan)導(dao)幹(gan)擾(rao)和(he)輻(fu)射(she)幹(gan)擾(rao)兩(liang)類(lei)。所(suo)謂(wei)傳(chuan)導(dao)幹(gan)擾(rao)是(shi)指(zhi)通(tong)過(guo)導(dao)線(xian)傳(chuan)播(bo)到(dao)敏(min)感(gan)器(qi)件(jian)的(de)幹(gan)擾(rao)。高(gao)頻(pin)幹(gan)擾(rao)噪(zao)聲(sheng)和(he)有(you)用(yong)信(xin)號(hao)的(de)頻(pin)帶(dai)不(bu)同(tong)
，可(ke)以(yi)通(tong)過(guo)在(zai)導(dao)線(xian)上(shang)增(zeng)加(jia)濾(lv)波(bo)器(qi)的(de)方(fang)法(fa)切(qie)斷(duan)高(gao)頻(pin)幹(gan)擾(rao)噪(zao)聲(sheng)的(de)傳(chuan)播(bo)
，有(you)時(shi)也(ye)可(ke)加(jia)隔(ge)離(li)光(guang)耦(ou)來(lai)解(jie)決(jue)。電(dian)源(yuan)噪(zao)聲(sheng)的(de)危(wei)害(hai)最(zui)大(da)

，要(yao)特(te)別(bie)注(zhu)意(yi)處(chu)理(li)。所(suo)謂(wei)輻(fu)射(she)幹(gan)擾(rao)是(shi)指(zhi)通(tong)過(guo)空(kong)間(jian)輻(fu)射(she)傳(chuan)播(bo)到(dao)敏(min)感(gan)器(qi)件(jian)的(de)幹(gan)擾(rao)。一(yi)般(ban)的(de)解(jie)決(jue)方(fang)法(fa)是(shi)增(zeng)加(jia)幹(gan)擾(rao)源(yuan)與(yu)敏(min)感(gan)器(qi)件(jian)的(de)距(ju)離(li)，用(yong)地(di)線(xian)把(ba)它(ta)們(men)隔(ge)離(li)和(he)在(zai)敏(min)感(gan)器(qi)件(jian)上(shang)加(jia)屏(ping)蔽(bi)罩(zhao)。

切斷幹擾傳播路徑的常用措施如下：

（1）充分考慮電源對單片機的影響，電源做得好，整個電路的抗幹擾就解決了一大半。許多單片機對電源噪聲很敏感,要給單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片機的幹擾。其中L為磁珠
，也可用100Ω電阻代替。
（2）如果單片機的I/O口用來控製電機等噪聲器件，在I/O口與噪聲源之間應加隔離。其中L為磁珠，也可用100Ω電阻代替。
（3）注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鍾區隔離起來，晶振外殼接地並固定。此措施可解決許多疑難問題。
（4）電路板合理分區，如強、弱信號
，數字、模擬信號。盡可能把幹擾源（如電機
，繼電器）與敏感元件（如單片機）遠離。
（5）用地線把數字區與模擬區隔離
，數字地與模擬地要分離，最後接於電源地。A/D、D/A芯片布線也以此為原則，廠家分配A/D、D/A芯片引腳排列時已考慮此要求。
（6）單片機和大功率器件的地線要單獨接地，以減小相互幹擾。 大功率器件盡可能放在電路板邊緣。
（7）在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗幹擾元件如磁珠、磁環、電源濾波器，屏蔽罩
，可顯著提高電路的抗幹擾