布線（Layout）是PCB設計工程師最基本的工作技能之一。走線的好壞將直接影響到整個係統的性能
，大多數高速的設計理論也要最終經過 Layout得以實現並驗證，由此可見，布線在高速PCBshejizhongshizhiguanzhongyaode。xiamianjiangzhenduishijibuxianzhongkenengyudaodeyixieqingkuang，fenxiqihelixing，binggeichuyixiebijiaoyouhuadezouxiancelve。zhuyaocongzhijiaozouxian，chafenzouxian，shexingxiandengsangefangmianlaichanshu。

 

 

直角走線一般是PCB布(bu)線(xian)中(zhong)要(yao)求(qiu)盡(jin)量(liang)避(bi)免(mian)的(de)情(qing)況(kuang)
，也(ye)幾(ji)乎(hu)成(cheng)為(wei)衡(heng)量(liang)布(bu)線(xian)好(hao)壞(huai)的(de)標(biao)準(zhun)之(zhi)一(yi)，那(na)麼(me)直(zhi)角(jiao)走(zou)線(xian)究(jiu)竟(jing)會(hui)對(dui)信(xin)號(hao)傳(chuan)輸(shu)產(chan)生(sheng)多(duo)大(da)的(de)影(ying)響(xiang)呢(ne)？從(cong)原(yuan)理(li)上(shang)說(shuo)，直(zhi)角(jiao)走(zou)線(xian)會(hui)使(shi)傳(chuan)輸(shu)線(xian)的(de)線(xian)寬(kuan)發(fa)生(sheng)變(bian)化(hua)，造(zao)成(cheng)阻(zu)抗(kang)的(de)不(bu)連(lian)續(xu)。其(qi)實(shi)不(bu)光(guang)是(shi)直(zhi)角(jiao)走(zou)線(xian)，頓(dun)角(jiao)，銳(rui)角(jiao)走(zou)線(xian)都(dou)可(ke)能(neng)會(hui)造(zao)成(cheng)阻(zu)抗(kang)變(bian)化(hua)的(de)情(qing)況(kuang)。

直角走線的對信號的影響就是主要體現在三個方麵：一是拐角可以等效為傳輸線上的容性負載
，減緩上升時間；二是阻抗不連續會造成信號的反射；三是直角尖端產生的EMI。

 

很多人對直角走線都有這樣的理解，認為尖端容易發射或接收電磁波，產生EMI，這也成為許多人認為不能直角走線的理由之一。然而很多實際測試的結果 顯示，直角走線並不會比直線產生很明顯的EMI。也許目前的儀器性能
，測試水平製約了測試的精確性，但至少說明了一個問題
，直角走線的輻射已經小於儀器本 身的測量誤差。

 

總的說來
，直角走線並不是想象中的那麼可怕。至少在GHz以下的應用中
，其產生的任何諸如電容，反射，EMI等效應在TDR測試中幾乎體現不出來， 高速PCB設計工程師的重點還是應該放在布局，電源/地設計，走線設計，過孔等其他方麵。當然
，盡管直角走線帶來的影響不是很嚴重，但並不是說我們以後都 可以走直角線，注意細節是每個優秀工程師必備的基本素質

，而且

，隨著數字電路的飛速發展
，PCB工程師處理的信號頻率也會不斷提高，到10GHz以上的 RF設計領域，這些小小的直角都可能成為高速問題的重點對象。

 

 

差分信號（Differential Signal）在高速電路設計中的應用越來越廣泛
，電路中最關鍵的信號往往都要采用差分結構設計
，什麼另它這麼倍受青睞呢？在PCB設計中又如何能保證其良好的性能呢？帶著這兩個問題，我們進行下一部分的討論。

 

何為差分信號？通俗地說，就是驅動端發送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。

差分信號和普通的單端信號走線相比，最明顯的優勢體現在以下三個方麵：

 

a.kangganraonengliqiang，yinweilianggenchafenzouxianzhijiandeouhehenhao

，dangwaijiecunzaizaoshengganraoshi，jihushitongshibeiouhedaoliangtiaoxianshang，erjieshouduanguanxindezhishiliangxinhaodechazhi，suoyiwaijiedegongmozaoshengkeyibeiwanquandixiao。

 

b.能有效抑製EMI，同樣的道理
，由於兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密
，泄放到外界的電磁能量越少。

 

c. 時shi序xu定ding位wei精jing確que，由you於yu差cha分fen信xin號hao的de開kai關guan變bian化hua是shi位wei於yu兩liang個ge信xin號hao的de交jiao點dian，而er不bu像xiang普pu通tong單dan端duan信xin號hao依yi靠kao高gao低di兩liang個ge閾yu值zhi電dian壓ya判pan斷duan，因yin而er受shou工gong藝yi，溫wen度du的de影ying響xiang小xiao
，能neng降jiang低di時shi序xu上shang的de誤wu差cha，同tong時shi也ye更geng適shi合he於yu低di幅fu度du信xin號hao的de電dian路lu。目mu前qian流liu行xing的deLVDS（low voltage differential signaling）就是指這種小振幅差分信號技術。

 

 

蛇形線是Layout中經常使用的一類走線方式。其主要目的就是為了調節延時，滿足係統時序設計要求。設計者首先要有這樣的認識：蛇she形xing線xian會hui破po壞huai信xin號hao質zhi量liang，改gai變bian傳chuan輸shu延yan時shi，布bu線xian時shi要yao盡jin量liang避bi免mian使shi用yong。但dan實shi際ji設she計ji中zhong，為wei了le保bao證zheng信xin號hao有you足zu夠gou的de保bao持chi時shi間jian，或huo者zhe減jian小xiao同tong組zu信xin號hao之zhi間jian的de時shi間jian偏pian移yi
，往wang往wang不bu 得不故意進行繞線。

那麼

，蛇形線對信號傳輸有什麼影響呢？走線時要注意些什麼呢
？其中最關鍵的兩個參數就是平行耦合長度（Lp）和耦合距離（S）

，如圖1-8-21所示。很明顯
，信號在蛇形走線上傳輸時，相互平行的線段之間會發生耦合，呈差模形式，S越小，Lp越大，則耦合程度也越大。

 

隨著 PCB 信號切換速度不斷增長，當今的 PCB 設計廠商需要理解和控製 PCB 跡線的阻抗。相應於現代數字電路較短的信號傳輸時間和較高的時鍾速率，PCB 跡線不再是簡單的連接，而是傳輸線。

 

在實際情況中，需要在數字邊際速度高於1ns或模擬頻率超過300Mhz時控製跡線阻抗。PCB 跡線的關鍵參數之一是其特性阻抗（即波沿信號傳輸線路傳送時電壓與電流的比值）。印製電路板上導線的特性阻抗是電路板設計的一個重要指標
，特別是在高頻電路的PCB設計中
，必須考慮導線的特性阻抗和器件或信號所要求的特性阻抗是否一致
，是否匹配。這就涉及到兩個概念：阻抗控製與阻抗匹配
，本文重點討論阻抗控製和疊層設計的問題。

 

 

阻抗控製（eImpedance Controling），線xian路lu板ban中zhong的de導dao體ti中zhong會hui有you各ge種zhong信xin號hao的de傳chuan遞di，為wei提ti高gao其qi傳chuan輸shu速su率lv而er必bi須xu提ti高gao其qi頻pin率lv，線xian路lu本ben身shen若ruo因yin蝕shi刻ke，疊die層ceng厚hou度du，導dao線xian寬kuan度du等deng不bu同tong因yin素su，將jiang會hui造zao成cheng阻zu抗kang值zhi得de變bian化hua
，使shi其qi信xin號hao失shi真zhen。故gu在zai高gao速su線xian路lu板ban上shang的de導dao體ti，其qi阻zu抗kang值zhi應ying控kong製zhi在zai某mou一yi範fan圍wei之zhi內nei，稱cheng為wei“阻抗控製”。

 

PCB 跡線的阻抗將由其感應和電容性電感
、電阻和電導係數確定。影響PCB走線的阻抗的因素主要有： 銅線的寬度、銅線的厚度、介質的介電常數、介質的厚度、焊盤的厚度、地線的路徑、走線周邊的走線等。PCB 阻抗的範圍是 25 至120 歐姆。

 

在實際情況下
，PCB 傳輸線路通常由一個導線跡線、一個或多個參考層和絕緣材質組成。跡線和板層構成了控製阻抗。PCB 將(jiang)常(chang)常(chang)采(cai)用(yong)多(duo)層(ceng)結(jie)構(gou)，並(bing)且(qie)控(kong)製(zhi)阻(zu)抗(kang)也(ye)可(ke)以(yi)采(cai)用(yong)各(ge)種(zhong)方(fang)式(shi)來(lai)構(gou)建(jian)。但(dan)是(shi)，無(wu)論(lun)使(shi)用(yong)什(shen)麼(me)方(fang)式(shi)
，阻(zu)抗(kang)值(zhi)都(dou)將(jiang)由(you)其(qi)物(wu)理(li)結(jie)構(gou)和(he)絕(jue)緣(yuan)材(cai)料(liao)的(de)電(dian)子(zi)特(te)性(xing)決(jue)定(ding)：

 

· 信號跡線的寬度和厚度

 

· 跡線兩側的內核或預填材質的高度

 

· 跡線和板層的配置

 

· 內核和預填材質的絕緣常數

 

PCB傳輸線主要有兩種形式：微帶線（Microstrip）與帶狀線（Stripline）。

 

微帶線（Microstrip）：

 

微帶線是一根帶狀導線，指隻有一邊存在參考平麵的傳輸線，頂部和側邊都曝置於空氣中（也可上敷塗覆層），位於絕緣常數 Er 線路板的表麵之上
，以電源或接地層為參考。如下圖所示：

注意：在實際的PCB製造中

，板廠通常會在PCB板的表麵塗覆一層綠油，因此在實際的阻抗計算中，通常對於表麵微帶線采用下圖所示的模型進行計算：

帶狀線（Stripline）：

 

帶狀線是置於兩個參考平麵之間的帶狀導線，如下圖所示，H1和H2代表的電介質的介電常數可以不同。

上述兩個例子隻是微帶線和帶狀線的一個典型示範，具體的微帶線和帶狀線有很多種
，如覆膜微帶線等，都是跟具體的PCB的疊層結構相關。

用於計算特性阻抗的等式需要複雜的數學計算

，通常使用場求解方法


，其中包括邊界元素分析在內，因此使用專門的阻抗計算軟件SI9000

，我們所需做的就是控製特性阻抗的參數：

 

絕緣層的介電常數Er、走線寬度W1、W2（梯形）、走線厚度T和絕緣層厚度H。

對於W1、W2的說明：

 

此處的W=W1，W1=W2.

 

規則：W1=W-A

 

W—-設計線寬

 

A—–Etch loss （見上表）

 

走線上下寬度不一致的原因是：PCB板製造過程中是從上到下而腐蝕
，因此腐蝕出來的線呈梯形。

PCB的可靠性設計以及地線設計將在下次接著為大家分享。