suizhedianzishejijishudebuduanjinbu，yaoqiugenggaosulvxinhaodehulian。zaichuantongbingxingtongbushuzixinhaodeshuweihesulvjiangyaodadaojixiandeqingkuangxia
，kaishizhuanxiangconggaosuchuanxingxinhaoxunzhaochulu。HyperTansport（by AMD）， Infiniband(by Intel)
，PCI-Express（by Intel）等第三代I/O總線標準（3GI/O）不約而同地將低壓差分信號（LVDS）作為下一代高速信號電平標準。本文將從LVDS信號仿真、設計等多方麵探討合適的LVDS信號的實現。

 

前 言

 

隨(sui)著(zhe)近(jin)幾(ji)年(nian)對(dui)速(su)率(lv)的(de)要(yao)求(qiu)快(kuai)速(su)提(ti)高(gao)
，新(xin)的(de)總(zong)線(xian)協(xie)議(yi)不(bu)斷(duan)的(de)提(ti)出(chu)更(geng)高(gao)的(de)速(su)率(lv)。傳(chuan)統(tong)的(de)總(zong)線(xian)協(xie)議(yi)已(yi)經(jing)不(bu)能(neng)夠(gou)滿(man)足(zu)要(yao)求(qiu)了(le)。串(chuan)行(xing)總(zong)線(xian)由(you)於(yu)更(geng)好(hao)的(de)抗(kang)幹(gan)擾(rao)性(xing)，和(he)更(geng)少(shao)的(de)信(xin)號(hao)線(xian)，更(geng)高(gao)的(de)速(su)率(lv)獲(huo)得(de)了(le)眾(zhong)多(duo)設(she)計(ji)者(zhe)的(de)青(qing)睞(lai)。而(er)串(chuan)行(xing)總(zong)線(xian)又(you)尤(you)以(yi)差(cha)分(fen)信(xin)號(hao)的(de)方(fang)式(shi)為(wei)最(zui)多(duo)。而(er)在(zai)我(wo)們(men)的(de)項(xiang)目(mu)中(zhong)的(de)PCI- Express串行信號線正采用了LVDS技術。所以以下的敘述中都以串行信號中LVDS信號為代表講述。

 

串行LVDS信號的PCB設計

 

1.   差分信號的概念和優點

 

差分信號（Differential Signal）在zai高gao速su電dian路lu設she計ji中zhong的de應ying用yong越yue來lai越yue廣guang泛fan，電dian路lu中zhong最zui關guan鍵jian的de信xin號hao往wang往wang都dou要yao采cai用yong差cha分fen結jie構gou設she計ji。何he為wei差cha分fen信xin號hao

？通tong俗su地di說shuo，就jiu是shi驅qu動dong端duan發fa送song兩liang個ge等deng值zhi、反相的信號

，接收端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”
，而承載差分信號的那一對走線就稱為差分走線。差分信號與普通的單端信號走線相比
，最明顯的優勢體現在以下三個方麵：

 

（1）抗kang幹gan擾rao能neng力li強qiang。因yin為wei兩liang根gen差cha分fen走zou線xian之zhi間jian的de耦ou合he很hen好hao，當dang外wai界jie存cun在zai噪zao聲sheng幹gan擾rao時shi，幾ji乎hu是shi同tong時shi被bei耦ou合he到dao兩liang條tiao線xian上shang

，而er接jie收shou端duan關guan心xin的de隻zhi是shi兩liang信xin號hao的de差cha值zhi，所suo以yi外wai界jie的de共gong模mo噪zao聲sheng可ke以yi被bei完wan全quan抵di消xiao。

 

（2）能有效抑製EMI。由(you)於(yu)兩(liang)根(gen)信(xin)號(hao)的(de)極(ji)性(xing)相(xiang)反(fan)，他(ta)們(men)對(dui)外(wai)輻(fu)射(she)的(de)電(dian)磁(ci)場(chang)可(ke)以(yi)相(xiang)互(hu)抵(di)消(xiao)。耦(ou)合(he)的(de)越(yue)緊(jin)密(mi)
，互(hu)相(xiang)抵(di)消(xiao)的(de)磁(ci)力(li)線(xian)就(jiu)越(yue)多(duo)。泄(xie)露(lu)到(dao)外(wai)界(jie)的(de)電(dian)磁(ci)能(neng)量(liang)越(yue)少(shao)。

 

（3）時(shi)序(xu)定(ding)位(wei)精(jing)確(que)。由(you)於(yu)差(cha)分(fen)信(xin)號(hao)的(de)開(kai)關(guan)變(bian)化(hua)是(shi)位(wei)於(yu)兩(liang)個(ge)信(xin)號(hao)的(de)交(jiao)點(dian)，而(er)不(bu)像(xiang)普(pu)通(tong)單(dan)端(duan)信(xin)號(hao)依(yi)靠(kao)高(gao)低(di)兩(liang)個(ge)閥(fa)值(zhi)電(dian)壓(ya)判(pan)斷(duan)
，因(yin)而(er)受(shou)工(gong)藝(yi)，溫(wen)度(du)的(de)影(ying)響(xiang)小(xiao)，能(neng)降(jiang)低(di)時(shi)序(xu)上(shang)的(de)誤(wu)差(cha)，同(tong)時(shi)也(ye)更(geng)適(shi)合(he)於(yu)低(di)幅(fu)度(du)信(xin)號(hao)的(de)電(dian)路(lu)。目(mu)前(qian)流(liu)行(xing)的(de)LVDS（low voltage differential signaling）就是指這種小振幅差分信號技術。

 

2.   LVDS信號在PCB上的設計要點

 

LVDS信號被廣泛應用於計算機
、通信以及消費電子領域
，並被以PCI-Express為代表的第三代I/O標準中采用，而在我們的項目中PCI-Express信號正是采用的是LVDS信號。LVDS信號不僅是差分信號，而且還是高速數字信號。因此LVDS傳輸媒質不管使用的是PCB線(xian)還(hai)是(shi)電(dian)纜(lan)，都(dou)必(bi)須(xu)采(cai)取(qu)措(cuo)施(shi)防(fang)止(zhi)信(xin)號(hao)在(zai)媒(mei)質(zhi)終(zhong)端(duan)發(fa)生(sheng)反(fan)射(she)
，同(tong)時(shi)應(ying)減(jian)少(shao)電(dian)磁(ci)幹(gan)擾(rao)以(yi)保(bao)證(zheng)信(xin)號(hao)的(de)完(wan)整(zheng)性(xing)。隻(zhi)要(yao)我(wo)們(men)在(zai)布(bu)線(xian)時(shi)考(kao)慮(lv)到(dao)以(yi)上(shang)這(zhe)些(xie)要(yao)素(su)，設(she)計(ji)高(gao)速(su)差(cha)分(fen)線(xian)路(lu)板(ban)並(bing)不(bu)很(hen)困(kun)難(nan)。下(xia)麵(mian)簡(jian)要(yao)介(jie)紹(shao)LVDS信號在PCB上的設計要點：

 

2.1布成多層板

 

有LVDS信號的電路板一般都要布成多層板。由於LVDS信號屬於高速信號，與其相鄰的層應為地層，對LVDS信號進行屏蔽防止幹擾。對於密度不是很大的板子，在物理空間條件允許的情況下，最好將LVDS信號與其它信號分別放在不同的層。例如，在四層板中
，通常可以按以下進行布層：LVDS信號層、地層、電源層
、其它信號層。

 

2.2 LVDS信號阻抗計算與控製。

 

LVDS信號的電壓擺幅隻有350mV,適於電流驅動的差分信號方式工作。為了確保信號在傳輸線當中傳播時不受反射信號的影響，LVDS信號要求傳輸線阻抗受控，通常差分阻抗為100­ /-10Ω。阻抗控製的好壞直接影響信號完整性及延遲。如何對其進行阻抗控製呢
？

 

（1）確定走線模式
、參數及阻抗計算。LVDS分(fen)外(wai)層(ceng)微(wei)帶(dai)線(xian)差(cha)分(fen)模(mo)式(shi)和(he)內(nei)層(ceng)帶(dai)狀(zhuang)線(xian)差(cha)分(fen)模(mo)式(shi)。阻(zu)抗(kang)可(ke)以(yi)通(tong)過(guo)合(he)理(li)設(she)置(zhi)參(can)數(shu)，利(li)用(yong)相(xiang)關(guan)軟(ruan)件(jian)計(ji)算(suan)得(de)出(chu)。通(tong)過(guo)計(ji)算(suan)
，阻(zu)抗(kang)值(zhi)與(yu)絕(jue)緣(yuan)層(ceng)厚(hou)度(du)成(cheng)正(zheng)比(bi)，與(yu)介(jie)電(dian)常(chang)數(shu)、導線的厚度及寬度成反比。

 

（2） 走(zou)平(ping)行(xing)等(deng)距(ju)線(xian)及(ji)緊(jin)耦(ou)合(he)原(yuan)則(ze)。確(que)定(ding)走(zou)線(xian)線(xian)寬(kuan)及(ji)間(jian)距(ju)後(hou)，在(zai)走(zou)線(xian)時(shi)嚴(yan)格(ge)按(an)照(zhao)計(ji)算(suan)出(chu)的(de)線(xian)寬(kuan)和(he)間(jian)距(ju)
，兩(liang)線(xian)的(de)間(jian)距(ju)要(yao)一(yi)直(zhi)保(bao)持(chi)不(bu)變(bian)
，也(ye)就(jiu)是(shi)要(yao)保(bao)持(chi)平(ping)行(xing)（可以放圖）。同時 zaijisuanxiankuanhejianjushizuihaozunshoujinouhedeyuanze，yejiushichafenduixianjianjuxiaoyuhuodengyuxiankuan。dangliangtiaochafenxinhaoxianjulihenjinshi
，dianliuchuanshufangxiangxiangfan
，qicichangxianghudixiao，dianchangxianghu 耦合，電磁輻射也要小得多。而且要兩條線走在同一層，避免分層走線。因為在PCB板(ban)的(de)實(shi)際(ji)加(jia)工(gong)過(guo)程(cheng)中(zhong)，由(you)於(yu)層(ceng)疊(die)之(zhi)間(jian)的(de)層(ceng)壓(ya)對(dui)精(jing)確(que)度(du)大(da)大(da)低(di)於(yu)同(tong)層(ceng)蝕(shi)刻(ke)精(jing)度(du)，以(yi)及(ji)層(ceng)壓(ya)過(guo)程(cheng)中(zhong)的(de)介(jie)質(zhi)流(liu)失(shi)
，不(bu)能(neng)保(bao)證(zheng)差(cha)分(fen)線(xian)的(de)間(jian)距(ju)等(deng)於(yu)層(ceng)間(jian)介(jie)質(zhi)厚(hou)度(du)
，會(hui)造(zao)成(cheng)層(ceng)間(jian)差(cha)分(fen)對(dui)的(de)差(cha)分(fen)阻(zu)抗(kang)變(bian)化(hua)。

 

(3)走短線、直線。為確保信號的質量，LVDS差分對走線應該盡可能地短而直，減少布線中的過孔數
，避免差分對布線太長，出現太多的拐彎
，拐彎處盡量用45°或弧線，避免90°拐彎。

 

2.3不同差分線對間處理

 

LVDSduizouxianfangshidexuanzemeiyouxianzhi
，weidaixianhehedaizhuangxianjunke，danshibixuzhuyiyaoyoulianghaodecankaopingmian。duibutongchafenxianzhijiandejianjuyaoqiujiangebunengtaixiao，zhishaoyingdayu3-5倍差分線間距。必要時在不同差分線對之間加地孔隔離以防止相互間的串擾。LVDS信號盡量遠離其它信號。LVDSchafenxinhaobukeyikuapingmianfenge。jinguanlianggenchafenxinhaohuweihuiliulujing，kuafengebuhuigeduanxinhaodehuiliu

，danshikuafengebufendechuanshuxianhuiyinweiqueshaocankaopingmianerdaozhizukangdebulianxu（如圖所示
，其中GND1、GND2為LVDS相鄰的地平麵）。

 

圖1：差分對線

 

jieshouduandepipeidianzudebuju。duijieshouduandepipeidianzudaojieshouguanjiaodejuliyaojinliangkaojin。tongshipipeidianzudejingduyaokongzhi。duiyudiandaodiandetuopu，zouxiandezukangtongchangkongzhizai100Ω,但匹配電阻可以根據實際的情況進行調整。電阻的精確度最好是1％-2％。因為根據經驗，10％的阻抗不匹配就會產生5％的反射。

 

 串行LVDS信號的仿真分析

 

以上分析了LVDS信號設計時必須注意的事項，雖然在PCB設計的時候一般都會遵守以上的規則進行，但是為了能夠提高設計的正確性和準確行必須對PCB進行信號完整行仿真，通過仿真得到信號的串擾、延時、反射和眼圖波形，從而達到設計即正確的目標。信 號(hao)完(wan)整(zheng)性(xing)問(wen)題(ti)的(de)仿(fang)真(zhen)流(liu)程(cheng)是(shi)先(xian)建(jian)立(li)元(yuan)器(qi)件(jian)的(de)仿(fang)真(zhen)模(mo)型(xing)，然(ran)後(hou)進(jin)行(xing)前(qian)仿(fang)真(zhen)確(que)定(ding)布(bu)線(xian)過(guo)程(cheng)的(de)參(can)數(shu)和(he)約(yue)束(shu)條(tiao)件(jian)，物(wu)理(li)實(shi)現(xian)階(jie)段(duan)按(an)照(zhao)約(yue)束(shu)條(tiao)件(jian)進(jin)行(xing)設(she)計(ji)，最(zui)後(hou)進(jin)行(xing)後(hou)仿(fang)真(zhen)，驗(yan) 證zheng設she計ji是shi否fou滿man足zu設she計ji要yao求qiu。在zai整zheng個ge流liu程cheng中zhong模mo型xing的de精jing確que性xing直zhi接jie影ying響xiang仿fang真zhen的de結jie果guo
，而er在zai前qian仿fang真zhen和he後hou仿fang真zhen階jie段duan用yong到dao的de仿fang真zhen分fen析xi方fang法fa對dui於yu仿fang真zhen結jie果guo同tong樣yang至zhi關guan重zhong要yao，而er在zai本ben設she計ji 中采用了精確度較高的spice模型。下麵結合實際的項目來說明仿真在本設計的實施過程。

 

3.1.  PCB疊層設置

 

由上麵的分析知道，PCB板的疊層設置和信號的耦合以及阻抗計算都有著密切的關係，所以在開始PCB設計之前必須進行疊層設計
，然後進行信號的阻抗計算。在本設計中的疊層設計見下圖：

 

圖2：疊層設計

 

由於PCB密度較高，本設計采用10層板的疊層結構
，經過合理的安排疊層厚度，通過allegro計算，表麵微帶和內層帶狀線的差分線在線寬6㏕線間距6㏕時，阻抗理論計算值分別為100.1和98.8Ω。符合阻抗控製要求。

 

3.2.  設置直流電壓值

 

這一步驟主要是為某些特定的網絡（一般是電源地等）指定其直流電壓值
，確定DC電壓加在網絡上，執行EMI仿真需要確定一個或多個電壓源管腳
，這些電壓值包涵了模型在仿真過程中使用的參考電壓信息。

 

3.3. 器件設置

 

在allegro仿真的時候allegro會把器件分成三大類：IC

、連接器和分立器件（電阻電容等），allegro會依據器件類型來給器件的管腳分配仿真屬性，分立器件和連接器的管腳屬性為UPSPEC
，而IC的管腳屬性可以為IN
、OUT和BI等。

 

3.4. 模型分配

 

在板級高速PCB仿(fang)真(zhen)過(guo)程(cheng)中(zhong)主(zhu)要(yao)用(yong)要(yao)的(de)模(mo)型(xing)有(you)器(qi)件(jian)模(mo)型(xing)和(he)傳(chuan)輸(shu)線(xian)模(mo)型(xing)。器(qi)件(jian)模(mo)型(xing)一(yi)般(ban)是(shi)由(you)器(qi)件(jian)生(sheng)產(chan)廠(chang)家(jia)提(ti)供(gong)的(de)。在(zai)高(gao)速(su)串(chuan)行(xing)信(xin)號(hao)中(zhong)，我(wo)們(men)采(cai)用(yong)的(de)是(shi)精(jing)度(du)更(geng)高(gao)的(de)SPICEmoxinglaijinxingfangzhenfenxi。chuanshuxianmoxingzeshitongguofangzhenruanjianjianmoxingchengde。xinhaozaichuanshushi，chuanshuxianhuishidexinhaowanzhengxingwentituchu，yincifangzhenruanjianduichuanshuxianjingquejianmodenenglizhijieyingxiangfangzhenjieguo。

 

圖3：差分對線模型b:帶狀線   c: 微帶線

 

而 信xin號hao路lu徑jing和he返fan回hui路lu徑jing所suo在zai的de傳chuan輸shu線xian不bu可ke能neng是shi理li想xiang的de導dao體ti
，因yin此ci它ta們men都dou有you有you限xian的de電dian阻zu，電dian阻zu的de大da小xiao由you傳chuan輸shu線xian的de長chang度du和he橫heng截jie麵mian積ji決jue定ding。任ren何he傳chuan輸shu線xian都dou可ke以yi劃hua分fen為wei一yi係xi列lie串chuan 接jie線xian段duan。同tong樣yang的de在zai傳chuan輸shu線xian之zhi間jian的de介jie質zhi也ye不bu可ke能neng是shi理li想xiang的de絕jue緣yuan體ti，漏lou電dian流liu總zong是shi存cun在zai的de。實shi際ji的de傳chuan輸shu線xian模mo型xing由you無wu數shu個ge短duan線xian段duan組zu成cheng，短duan線xian段duan的de長chang度du趨qu於yu零ling。  關於傳輸線的模型是allegro自動分配的。仿真的時候主要是分配器件模型。

 

3.5. SI檢查

 

SI Auditgongnengshiyonglaijianzhamouyigeteshudewangluohuozheyiqunwangluoshifounenggoubeitiquchulaijinxingfenxi，yibanjiushishezhiwomenxuyaoguanzhudegaosuwangluo，benshejizhuyaoguanzhuLVDS串行信號。

 

3.6.提取網絡拓撲

 

從PCB中zhong提ti取qu待dai關guan注zhu信xin號hao的de拓tuo撲pu結jie構gou，一yi般ban包bao括kuo驅qu動dong端duan和he接jie收shou端duan，以yi及ji傳chuan輸shu線xian和he相xiang關guan的de匹pi配pei電dian阻zu電dian容rong等deng

，可ke以yi從cong拓tuo撲pu結jie構gou中zhong看kan出chu該gai網wang絡luo經jing過guo那na些xie路lu徑jing，那na些xie會hui對dui信xin號hao的de傳chuan輸shu造zao成cheng影ying響xiang。本ben文wen僅jin以yi其qi中zhong一yi個ge信xin號hao的de網wang絡luo拓tuo撲pu圖tu為wei例li
，如ru圖tu4所示：

 

圖4：差分對線的網絡拓撲

 

3.7. 查看波形

 

以上的相關步驟設置好以後就可以進行仿真了，allegro可以進行信號的反射仿真
、串擾仿真

，差分線還要進行眼圖分析。當然仿真也分前仿真和後仿真，在利用allegro進行PCBshejideshihouhaixuyaojiehefangzhendejieguoshishideduishejijinxingxiugaiyidadaofuheyaoqiudemude。youyufangzhenguochengfuza
，buzhoufansuo，zaicibuyiyijinxingmiaoshu

， chafenduidebuxianyouliangdianyaozhuyi，yishiliangtiaoxiandechangduyaojinliangyiyangchang，dengchangshiweilebaozhenglianggechafenxinhaoshikebaochixiangfanjixing，jianshaogongmofenliang。lingyishiliangxiandejianju(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種
，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side 實(shi)現(xian)的(de)方(fang)式(shi)較(jiao)多(duo)。等(deng)距(ju)則(ze)主(zhu)要(yao)是(shi)為(wei)了(le)保(bao)證(zheng)兩(liang)者(zhe)差(cha)分(fen)阻(zu)抗(kang)一(yi)致(zhi)，減(jian)少(shao)反(fan)射(she)。對(dui)差(cha)分(fen)對(dui)的(de)布(bu)線(xian)方(fang)式(shi)應(ying)該(gai)要(yao)適(shi)當(dang)的(de)靠(kao)近(jin)且(qie)平(ping)行(xing)。所(suo)謂(wei)適(shi)當(dang)的(de)靠(kao)近(jin)是(shi)因(yin)為(wei)這(zhe)間(jian)距(ju)會(hui)影(ying)響(xiang)到(dao)差(cha)分(fen)阻(zu)抗(kang)(differential impedance)的值, 此值是設計差分對的重要參數。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。從仿真的S參數曲線圖可以分析差分對的差分阻抗(differential impedance)，以及信號完整性。下麵給出本設計中的關鍵信號仿真波形以供加以說明。    從仿真圖例圖5看到，S11在0-3.0GHz 的頻域範圍內其最劣化的指標為：-16.770db以下 ,S22（粉紅色的曲線）也不劣於-17db。 這說明該差分對的差分阻抗(differential impedance)接近設計指標，信號完整性得到了保證。

 

圖5：差分對線仿真S參數曲線

 

圖6:差分對IN，OUT的HSPICE仿真圖

 

通過差分對IN，OUT的HSPICE仿真，圖6顯示的結果：差分對線的對稱良好。

 

結論 通過以上的仿真分析可知，在PCB的設計階段對於高速LVDS信號的各項要求都能達到，而經過實際的PCB生產也證明了該設計的正確性
，該產品運行穩定，完全能達到PCI-express高速數據傳輸的要求

，可靠性高。由 本(ben)文(wen)的(de)分(fen)析(xi)可(ke)知(zhi)，在(zai)高(gao)速(su)串(chuan)行(xing)信(xin)號(hao)的(de)設(she)計(ji)中(zhong)，不(bu)僅(jin)考(kao)慮(lv)電(dian)路(lu)設(she)計(ji)，其(qi)板(ban)圖(tu)設(she)計(ji)和(he)仿(fang)真(zhen)分(fen)析(xi)也(ye)同(tong)樣(yang)的(de)重(zhong)要(yao)
，而(er)且(qie)隨(sui)著(zhe)信(xin)號(hao)的(de)頻(pin)率(lv)越(yue)來(lai)越(yue)大(da)，影(ying)響(xiang)信(xin)號(hao)的(de)延(yan)時(shi)、串擾
、信 號完整性等的因素越來越複雜。同時控製這些因素的影響也越來越困難
，工程師必須深入的分析布線設計
、借助精確的模型、有效的仿真和科學的分析方法，才能給 複雜的高速設計以正確的指導
，減少修正周期確保設計成功。