中心議題：

• PCB中常見的電磁幹擾方式
• PCB的電磁兼容設計

解決方案：

• PCB板的選取
• PCB板的布局
  、布線設計及電子元器件布局
• PCB板的靜電防護設計

PCB電磁兼容設計在於減少對外電磁輻射和提高抗電磁幹擾的能力，合理的布局和布線是設計的關鍵所在。本文介紹PCB中常見的電磁幹擾及PCB的電磁兼容設計
，這些方法與技巧有利於提高高速PCB的EMC特性。

1　PCB中常見的電磁幹擾

解決PCB設計中的電磁兼容性問題由主動減小和被動補償兩種途徑，為此必須對電磁幹擾的幹擾源和傳播途徑進行分析。通常PCB設計中存在的電磁幹擾有：傳導幹擾、串音幹擾以及輻射幹擾。

1.1 傳導幹擾
傳導幹擾主要通過導線耦合及共模阻抗耦合來影響其它電路。例如噪音通過電源電路進入某一係統，所有使用該電源的電路就會受到影響。圖1表示的是噪音通過共模阻抗耦合，電路1與電路2共同使用一根導線獲取電源電壓和接地回路，如果電路1的電壓突然需要升高，那麼電路2的電壓必將因為共用電源以及兩回路之間的阻抗而降低。

圖1 噪音通過共模阻抗耦合

1.2 串音幹擾
串音幹擾是一個信號線路幹擾另一鄰近的信號路徑。它通常發生在鄰近的電路和導體上
，用電路和導體的互容和互感來表征。例如，PCB上某一帶狀線上載有低電平信號，當平行布線長度超過10cm時，就會產生串音幹擾。由於串音可以由電場通過互容、磁場通過互感引起
，所以考慮PCB帶狀線上的串音問題時，最主要的問題是確定電場、磁場耦合哪個是主要的因素。

1.3 輻射幹擾
輻射幹擾是由於空間電磁波的輻射而引入的幹擾。PCB中(zhong)的(de)輻(fu)射(she)幹(gan)擾(rao)主(zhu)要(yao)是(shi)電(dian)纜(lan)和(he)內(nei)部(bu)走(zou)線(xian)間(jian)的(de)共(gong)模(mo)電(dian)流(liu)輻(fu)射(she)幹(gan)擾(rao)。當(dang)電(dian)磁(ci)波(bo)輻(fu)射(she)到(dao)傳(chuan)輸(shu)線(xian)上(shang)時(shi)
，將(jiang)出(chu)現(xian)場(chang)到(dao)線(xian)的(de)耦(ou)合(he)問(wen)題(ti)。沿(yan)線(xian)引(yin)起(qi)的(de)分(fen)布(bu)小(xiao)電(dian)壓(ya)源(yuan)可(ke)分(fen)解(jie)為(wei)共(gong)模(mo)和(he)差(cha)模(mo)分(fen)量(liang)。共(gong)模(mo)電(dian)流(liu)指(zhi)兩(liang)導(dao)線(xian)上(shang)振(zhen)幅(fu)相(xiang)差(cha)很(hen)小(xiao)而(er)相(xiang)位(wei)相(xiang)同(tong)的(de)電(dian)流(liu)，差(cha)模(mo)電(dian)流(liu)則(ze)是(shi)兩(liang)導(dao)線(xian)上(shang)振(zhen)幅(fu)相(xiang)等(deng)而(er)相(xiang)位(wei)相(xiang)反(fan)的(de)電(dian)流(liu)。

2 PCB的電磁兼容設計

隨著PCB板的電子元器件和線路的密集度不斷增加
，為了提高係統的可靠性和穩定性，必須采取相應的措施，使PCB板的設計滿足電磁兼容要求，提高係統的抗幹擾性能。

2.1 PCB板的選取
在PCB板設計中，相近傳輸線上的信號之間由於電磁場的相互耦合而發生串擾，因此在進行PCB的電磁兼容設計時，首先考慮PCB的尺寸
，PCB尺寸過大，印製線過長，阻抗必然增加
，抗噪聲能力下降，成本也會增加；PCB尺寸過小
，鄰近傳輸線之間容易發生串擾，而且散熱性能不好。

根據電源
、地的種類、信號線的密集程度
、信號頻率、特殊布線要求的信號數量、周邊要素、成本價格等方麵的綜合因素來確定PCB板的層數。要滿足EMC的嚴格指標並且考慮製造成本，適當增加地平麵是PCB的EMC設(she)計(ji)最(zui)好(hao)的(de)方(fang)法(fa)之(zhi)一(yi)。對(dui)電(dian)源(yuan)層(ceng)而(er)言(yan)，一(yi)般(ban)通(tong)過(guo)內(nei)電(dian)層(ceng)分(fen)割(ge)能(neng)滿(man)足(zu)多(duo)種(zhong)電(dian)源(yuan)的(de)需(xu)要(yao)，但(dan)若(ruo)需(xu)要(yao)多(duo)種(zhong)電(dian)源(yuan)供(gong)電(dian)，且(qie)互(hu)相(xiang)交(jiao)錯(cuo)，則(ze)必(bi)須(xu)考(kao)慮(lv)采(cai)用(yong)兩(liang)層(ceng)或(huo)兩(liang)層(ceng)以(yi)上(shang)的(de)電(dian)源(yuan)平(ping)麵(mian)。對(dui)信(xin)號(hao)層(ceng)而(er)言(yan)
，除(chu)了(le)考(kao)慮(lv)信(xin)號(hao)線(xian)的(de)走(zou)線(xian)密(mi)集(ji)度(du)外(wai)，從(cong)EMC的角度，還需要考慮關鍵信號的屏蔽或隔離，以此確定是否增加相應層數。

2.2 PCB板的布局設計
PCB的布局通常應遵循以下原則：
（1）盡jin量liang縮suo短duan高gao頻pin元yuan器qi件jian之zhi間jian的de連lian線xian，減jian少shao他ta們men的de分fen布bu參can數shu和he相xiang互hu之zhi間jian的de電dian磁ci幹gan擾rao。容rong易yi受shou幹gan擾rao的de元yuan件jian不bu能neng靠kao得de太tai近jin，輸shu入ru輸shu出chu應ying盡jin量liang遠yuan離li。
（2）某些元器件或導線之間可能有較高的電壓

，應加大他們之間的距離
，以免放電引出意外短路。
（3）發熱量大的器件應為散熱片留出空間，甚至應將其裝在整機的底版上，以利於散熱。熱敏元件應遠離發熱元件。
（4）按照電路的流程安排各功能單元的位置，使布局便於信號流通
，並使信號盡可能保持一致的方向。
（5）以每個功能模塊的核心元件為中心
，圍繞它進行布局，盡量減少和縮短各元器件之間的引線和連接長度。
（6）綜合考慮各元件之間的分布參數。盡可能使元器件平行排列，這樣不僅有利於增強抗幹擾能力
，而且外觀美觀，易於批量生產。
[page]
2.3 元器件的布局設計
相比於分立元件，集成電路元器件具有密封性好
、焊點少
、shixiaolvdideyoudian，yingyouxianxuanyong。tongshi，xuanyongxinhaoxielvjiaomandeqijian

，kejiangdixinhaosuochanshengdegaopinchengfen
，chongfenshiyongtiepianyuanqijiannengsuoduanlianxianchangdu，jiangdizukang，tigaodiancijianrongxing。

yuanqijianbuzhishi，shouxiananyidingdefangshifenzu
，tongzudefangzaiyiqi
，buxiangrongdeqijianyaofenkaibuzhi，yibaozhenggeyuanqijianzaikongjianshangbuxianghuganrao。lingwai，zhongliangjiaodadeyuanqijianyingcaiyongzhijiaguding。

2.4 PCB板的布線設計
PCB布線設計總的原則是先時鍾
、敏感信號線，再布高速信號線
，最後不重要信號線。布線時
，在總的原則前提下，還需考慮以下細節：
（1）在多層板布線中，相鄰層之間最好采用“井”字形網狀結構；
（2）減少導線彎折，避免導線寬度突變，為防止特性阻抗變化，信號線拐角處應設計成弧形或用45度折線連接；
（3）PCB板的最外層導線或元器件離印製板邊緣距離不小於2mm，不但可防止特性阻抗變化，還有利於PCB裝夾；
（4）對於必須鋪設大麵積銅箔的器件，應該用柵格狀，並且通過過孔與地層相連；
（5）短而細的導線能有效抑製幹擾，但太小的線寬會增加導線電阻，導線的最小寬度可視通過導線的最大電流而定
，一般而言，對於厚度為0.05mm，寬度為1mm銅箔允許的電流負荷為1A。對於小功率數字集成電路，選用0.2-0.5mm線寬即可。在同一PCB中
，地線、電源線寬應大於信號線；

2.5 PCB板的電源線設計
（1）根據印製板PCBdianliudedaxiao，jinliangjiacudianyuanxianhedixiandekuandu，jianshaohuanludianzu，tongshi
，shidianyuanxiandixiandezouxiangheshujuchuandifangxiangyizhi，youzhuyuzengqiangkangzaoshengnengli。
（2）盡量選用貼片元件，縮短引腳長度，減少去耦電容供電回路麵積，減少元件分布電感的影響。
（3）在電源變壓器前端加電源濾波器
，抑製共模噪聲和差模噪聲
，隔離外部和內部脈衝噪聲的幹擾。
（4）yinzhidianlubandegongdianxianluyingjiashanglvbodianronghequoudianrong。zaibandedianyuanyinruduanjiashangjiaodarongliangdedianjiedianrongzuodipinlvbo，zaibinglianyigerongliangjiaoxiaodecipiandianrongzuogaopinlvbo。
（5）不要把模擬電源和數字電源重疊放置，以免產生耦合電容，造成相互幹擾。

2.6 PCB板的地線設計
（1）weilejianshaodihuanluganrao，bixuxiangbanfaxiaochuhuanludianliudexingcheng，jutikecaiyonggelibianyaqi

，guangougelidengqieduandihuanludianliudexingchenghuocaiyongpinghengdianluxiaochuhuanludianliudeng。
（2）為了消除公共阻抗的耦合，應減小公共地線部分的阻抗，加粗導線或對地線鋪銅；另一方麵可通過適當的接地方式避免相互幹擾
，如並聯單點接地
，串聯混合單點接地，徹底消除公共阻抗。
（3）為wei消xiao除chu數shu字zi器qi件jian對dui模mo擬ni器qi件jian的de幹gan擾rao
，數shu字zi地di和he模mo擬ni地di應ying分fen開kai，並bing單dan獨du設she置zhi模mo擬ni地di和he數shu字zi地di。高gao頻pin電dian路lu多duo采cai用yong串chuan聯lian接jie地di方fang式shi，地di線xian要yao短duan而er且qie粗cu
，高gao頻pin元yuan件jian周zhou圍wei盡jin量liang用yong柵zha格ge狀zhuang大da麵mian積ji鋪pu銅tong加jia以yi屏ping蔽bi。

2.7 PCB板的晶振電路的布局
晶振電路的頻率較高，這使它成為係統中的重要幹擾源。關於晶振電路的布局，有以下注意事項：
（1）晶振電路盡量靠近集成塊
，所有連接晶振輸入/輸出端的印製線盡量短，以減少噪聲幹擾及分布電容對晶振的影響。
（2）晶振電容地線應使用盡量寬而短的印製線連接至器件上

；離晶振最近的數字地引腳，應盡量減少過孔。
（3）晶振外殼接地。

2.8 PCB板的靜電防護設計
靜電放電的特點是高電位、低電荷
、大電流和短時間，對PCB設計的靜電防護問題可從以下幾方麵進行考慮：
（1）盡量選擇抗靜電等級高的元器件，抗靜電能力差的敏感元件應遠離靜電放電源。試驗證明

，每千伏靜電電壓的擊穿距離約1mm，因此若將元器件同靜電放電源保持16mm距離，即可抵抗約16KV的靜電電壓；
（2）保證信號回流具有最短通路
，有選擇性的加入濾波電容和去耦電容，提高信號線的靜電放電免疫能力
；
（3）采用保護器件如電壓瞬態抑製二極管，對電路進行保護設計


；
（4）相關人員在接觸PCB時務必帶上靜電手環，避免人體電荷移動而導致靜電積累損傷。

3 結語

PCB電dian磁ci兼jian容rong設she計ji在zai於yu減jian少shao對dui外wai電dian磁ci輻fu射she和he提ti高gao抗kang電dian磁ci幹gan擾rao的de能neng力li，合he理li的de布bu局ju和he布bu線xian是shi設she計ji的de關guan鍵jian所suo在zai。本ben文wen所suo介jie紹shao的de各ge種zhong方fang法fa與yu技ji巧qiao有you利li於yu提ti高gao高gao速suPCB的EMC特性，當然這些隻是EMCshejizhongdeyibufen，tongchanghaiyaokaolvfanshezaosheng，fushefashezaosheng
，yijiqitagongyijishuwentiyinqideganrao。zaishijideshejizhong，yinggenjushejidemubiaoyaoqiuheshejitiaojian，caiyonghelidekangdianciganraocuoshi，zuochuquanmiandekaolv，shejichujuyoulianghaoEMC性能的PCB電路板