模擬地/數字地以及模擬電源/數(shu)字(zi)電(dian)源(yuan)隻(zhi)不(bu)過(guo)是(shi)相(xiang)對(dui)的(de)概(gai)念(nian)。提(ti)出(chu)這(zhe)些(xie)概(gai)念(nian)的(de)主(zhu)要(yao)原(yuan)因(yin)是(shi)數(shu)字(zi)電(dian)路(lu)對(dui)模(mo)擬(ni)電(dian)路(lu)的(de)幹(gan)擾(rao)已(yi)經(jing)到(dao)了(le)不(bu)能(neng)容(rong)忍(ren)的(de)地(di)步(bu)。目(mu)前(qian)的(de)標(biao)準(zhun)處(chu)理(li)辦(ban)法(fa)如(ru)下(xia)：
1.地線從整流濾波後就分為2根，其中一根作為模擬地
，所有模擬部分的電路地全部接到這個模擬地上麵
；另一根為數字地，所有數字部分的電路地全部接到這個數字地上麵。

2.直流電源穩壓芯片出來，經過濾波後同樣分為2根，其中一根經過LC/RC濾波後作為模擬電源，所有模擬部分的電路電源全部接到這個模擬電源上麵
；另一根為數字電源，所有數字部分的電路電源全部接到這個數字電源上麵。

注意：模擬地/數字地以及模擬電源/數字電源除了在電源的開始部分有一點連接外，不能再有任何連接。

AVCC：模擬部分電源供電；AGND：模擬地
DVCC：數字部分電源供電；DGND：數字地

這zhe樣yang區qu分fen是shi為wei了le將jiang數shu字zi部bu分fen和he模mo擬ni部bu分fen隔ge離li開kai，減jian小xiao數shu字zi部bu分fen帶dai給gei模mo擬ni電dian路lu部bu分fen的de幹gan擾rao。但dan這zhe兩liang部bu分fen不bu可ke能neng完wan全quan隔ge離li開kai，數shu字zi部bu分fen和he模mo擬ni部bu分fen之zhi間jian是shi有you連lian接jie的de所suo以yi
，在zai供gong電dian時shi至zhi少shao地di應ying該gai是shi在zai一yi起qi的de，所suo以yiAGND和DGND之間要用0歐姆的電阻或磁珠或電感連接起來
，這樣的一點連接就能夠減小幹擾。同樣
，如果兩部分的供電電源相同也應該采用這樣的接法。

在zai電dian子zi係xi統tong設she計ji中zhong
，為wei了le少shao走zou彎wan路lu和he節jie省sheng時shi間jian，應ying充chong分fen考kao慮lv並bing滿man足zu抗kang幹gan擾rao性xing的de要yao求qiu，避bi免mian在zai設she計ji完wan成cheng後hou再zai去qu進jin行xing抗kang幹gan擾rao的de補bu救jiu措cuo施shi。形xing成cheng幹gan擾rao的de基ji本ben要yao素su有you三san個ge：

(1)幹擾源：指產生幹擾的元件、設備或信號，用數學語言描述如下：du/dt
，di/dt大的地方就是幹擾源。如：雷電、繼電器
、可控矽、電機

、高頻時鍾等都可能成為幹擾源。
(2)傳播路徑：指幹擾從幹擾源傳播到敏感器件的通路或媒介。典型的幹擾傳播路徑是通過導線的傳導和空間的輻射。
(3)敏感器件：指容易被幹擾的對象。如：A/D、D/A變換器，單片機，數字IC，弱信號放大器等。抗幹擾設計的基本原則是：抑製幹擾源
，切斷幹擾傳播路徑，提高敏感器件的抗幹擾性能。
[page]
抑製幹擾源

抑製幹擾源就是盡可能的減小幹擾源的du/dt，di/dt。這是抗幹擾設計中最優先考慮和最重要的原則，常常會起到事半功倍的效果。減小幹擾源的du/dt主要是通過在幹擾源兩端並聯電容來實現。減小幹擾源的di/dt則是在幹擾源回路串聯電感或電阻以及增加續流二極管來實現。

抑製幹擾源的常用措施如下：

(1)繼(ji)電(dian)器(qi)線(xian)圈(quan)增(zeng)加(jia)續(xu)流(liu)二(er)極(ji)管(guan)

，消(xiao)除(chu)斷(duan)開(kai)線(xian)圈(quan)時(shi)產(chan)生(sheng)的(de)反(fan)電(dian)動(dong)勢(shi)幹(gan)擾(rao)。僅(jin)加(jia)續(xu)流(liu)二(er)極(ji)管(guan)會(hui)使(shi)繼(ji)電(dian)器(qi)的(de)斷(duan)開(kai)時(shi)間(jian)滯(zhi)後(hou)
，增(zeng)加(jia)穩(wen)壓(ya)二(er)極(ji)管(guan)後(hou)繼(ji)電(dian)器(qi)在(zai)單(dan)位(wei)時(shi)間(jian)內(nei)可(ke)動(dong)作(zuo)更(geng)多(duo)的(de)次(ci)數(shu)。
(2)在繼電器接點兩端並接火花抑製電路(一般是RC串聯電路
，電阻一般選幾K到幾十K，電容選0.01uF)，減小電火花影響。
(3)給電機加濾波電路，注意電容

、電感引線要盡量短。
(4)電路板上每個IC要並接一個0.01μF～0.1μF高頻電容
，以減小IC對電源的影響。注意高頻電容的布線，連線應靠近電源端並盡量粗短，否則，等於增大了電容的等效串聯電阻，會影響濾波效果。
(5)布線時避免90度折線，減少高頻噪聲發射。
(6)可控矽兩端並接RC抑製電路

，減小可控矽產生的噪聲(這個噪聲嚴重時可能會把可控矽擊穿的)。

按幹擾的傳播路徑可分為傳導幹擾和輻射幹擾兩類。

所suo謂wei傳chuan導dao幹gan擾rao是shi指zhi通tong過guo導dao線xian傳chuan播bo到dao敏min感gan器qi件jian的de幹gan擾rao。高gao頻pin幹gan擾rao噪zao聲sheng和he有you用yong信xin號hao的de頻pin帶dai不bu同tong

，可ke以yi通tong過guo在zai導dao線xian上shang增zeng加jia濾lv波bo器qi的de方fang法fa切qie斷duan高gao頻pin幹gan擾rao噪zao聲sheng的de傳chuan播bo
，有you時shi也ye可ke加jia隔ge離li光guang耦ou來lai解jie決jue。電dian源yuan噪zao聲sheng的de危wei害hai最zui大da
，要yao特te別bie注zhu意yi處chu理li。所suo謂wei輻fu射she幹gan擾rao是shi指zhi通tong過guo空kong間jian輻fu射she傳chuan播bo到dao敏min感gan器qi件jian的de幹gan擾rao。一yi般ban的de解jie決jue方fang法fa是shi增zeng加jia幹gan擾rao源yuan與yu敏min感gan器qi件jian的de距ju離li，用yong地di線xian把ba它ta們men隔ge離li和he在zai敏min感gan器qi件jian上shang加jia蔽bi罩zhao。

切斷幹擾傳播路徑

切斷幹擾傳播路徑的常用措施如下：

(1)充(chong)分(fen)考(kao)慮(lv)電(dian)源(yuan)對(dui)單(dan)片(pian)機(ji)的(de)影(ying)響(xiang)。電(dian)源(yuan)做(zuo)得(de)好(hao)，整(zheng)個(ge)電(dian)路(lu)的(de)抗(kang)幹(gan)擾(rao)就(jiu)解(jie)決(jue)了(le)一(yi)大(da)半(ban)。許(xu)多(duo)單(dan)片(pian)機(ji)對(dui)電(dian)源(yuan)噪(zao)聲(sheng)很(hen)敏(min)感(gan)，要(yao)給(gei)單(dan)片(pian)機(ji)電(dian)源(yuan)加(jia)濾(lv)波(bo)電(dian)路(lu)或(huo)穩(wen)壓(ya)器(qi)，以(yi)減(jian)小(xiao)電(dian)源(yuan)噪(zao)聲(sheng)對(dui)單(dan)片(pian)的(de)幹(gan)擾(rao)。比(bi)如(ru)

，可(ke)以(yi)利(li)用(yong)磁(ci)珠(zhu)和(he)電(dian)容(rong)組(zu)成(cheng)π形濾波電路
，當然條件要求不高時也可用100Ω電阻代替磁珠。
(2)如果單片機的I/O口用來控製電機等噪聲器件
，在I/O口與噪聲源之間應加隔離(增加π形濾波電路)。控製電機等噪聲器件
，在I/O口與噪聲源之間應加隔離(增加π形濾波電路)。
(3)注意晶振布線。晶振與單片機引腳盡量靠近
，用地線把時鍾區隔離起來，晶振外殼接地並固定。此措施可解決許多疑難問題。
(4)電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把幹擾源(如電機

，繼電器)與敏感元件(如單片機)遠離。
(5)用地線把數字區與模擬區隔離，數字地與模擬地要分離，最後在一點接於電源地。A/D、D/A芯片布線也以此為原則，廠家分配A/D、D/A芯片引腳排列時已考慮此要求。
(6)單片機和大功率器件的地線要單獨接地，以減小相互幹擾。大功率器件盡可能放在電路板邊緣。
(7)在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗幹擾元件如磁珠、磁環、電源濾波器
，屏蔽罩，可顯著提高電路的抗幹擾性能。
[page]
提高敏感器件的抗幹擾性能

提高敏感器件的抗幹擾性能是指從敏感器件這邊考慮盡量減少對幹擾噪聲的拾取，以及從不正常狀態盡快恢複的方法。

提高敏感器件抗幹擾性能的常用措施如下：

(1)布線時盡量減少回路環的麵積，以降低感應噪聲。
(2)布線時
，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合噪聲。
(3)對於單片機閑置的I/O口
，不要懸空，要接地或接電源。其它IC的閑置端在不改變係統邏輯的情況下接地或接電源。
(4)對單片機使用電源監控及看門狗電路
，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整個電路的抗幹擾性能。
(5)在速度能滿足要求的前提下
，盡量降低單片機的晶振和選用低速數字電路。
(6)IC器件盡量直接焊在電路板上
，少用IC座。

為了達到很好的抗幹擾，於是我們常看到PCBbanshangyoudifengedebuxianfangshi。danshiyebushisuoyoudeshuzidianluhemonidianluhunhedouyidingyaojinxingdipingmianfenge。yinweizheyangfengeshiweilejiangdizaoshengdeganrao。

理論：在數字電路中一般的頻率會比模擬電路中的頻率要高，而且它們本身的信號會跟地平麵形成一個回流(因為在信號傳輸中，銅線與銅線之間存在著各種各樣的電感和分布電容)，如ru果guo我wo們men把ba地di線xian混hun合he在zai一yi起qi
，那na麼me這zhe個ge回hui流liu就jiu會hui在zai數shu字zi和he模mo擬ni電dian路lu中zhong相xiang互hu串chuan擾rao。而er我wo們men分fen開kai就jiu是shi讓rang它ta們men隻zhi在zai自zi己ji本ben身shen內nei部bu形xing成cheng一yi個ge回hui流liu。它ta們men之zhi間jian隻zhi用yong一yi個ge零ling歐ou電dian阻zu或huo是shi磁ci珠zhu連lian接jie起qi來lai就jiu是shi因yin為wei原yuan來lai它ta們men就jiu是shi同tong一yi個ge物wu理li意yi義yi的de地di，現xian在zai布bu線xian把ba它ta們men分fen開kai了le，最zui後hou還hai應ying該gai把ba它ta們men連lian接jie起qi來lai。

如何分析它們是屬於數字部分呢還是模擬部分?這個問題常常是我們在具體畫PCB時得考濾的。我個人的看法是要判斷一個元件是屬於模擬的
，還是數字的關鍵是看與它相關的主要芯片是數字的還是模擬的。比如：dianyuantakenenggeimonidianlugongdian
，natajiushimonibufende，ruguotashigeidanpianjihuoshishujuleixinpiangongdian
，natajiushishuzide。dangtamenshitongyigedianyuanshijiuxuyaoyongyigeqiaodefangfabayigedianyuanconglingyigebufenyinguolai。zuidianxingdejiushiD/A了，它應該是一個一半是數字
，一半是模擬的芯片。我認為如果能把數字輸入處理好後
，剩下的就可以畫到模擬部分去了。
[page]
monidianlushejiruoxiaoxinhao

，danshishuzidianlumenxiandianpingjiaogao

，duidianyuandeyaoqiujiubimonidianludixie。jiyoushuzidianluyouyoumonidianludexitongzhong，shuzidianluchanshengdezaoshenghuiyingxiangmonidianlu，shimonidianludexiaoxinhaozhibiaobiancha
，kefudebanfashifenkaimonidiheshuzidi。

duiyudipinmonidianlu，chulejiacuhesuoduandixianzhiwai，dianlugebufencaiyongyidianjiedishiyizhidixianganraodezuijiaxuanze，zhuyaokeyifangzhiyouyudixiangonggongzukangerdaozhidebujianzhijiandehuxiangganrao。

而(er)對(dui)於(yu)高(gao)頻(pin)電(dian)路(lu)和(he)數(shu)字(zi)電(dian)路(lu)
，由(you)於(yu)這(zhe)時(shi)地(di)線(xian)的(de)電(dian)感(gan)效(xiao)應(ying)影(ying)響(xiang)會(hui)更(geng)大(da)，一(yi)點(dian)接(jie)地(di)會(hui)導(dao)致(zhi)實(shi)際(ji)地(di)線(xian)加(jia)長(chang)而(er)帶(dai)來(lai)不(bu)利(li)影(ying)響(xiang)，這(zhe)時(shi)應(ying)采(cai)取(qu)分(fen)開(kai)接(jie)地(di)和(he)一(yi)點(dian)接(jie)地(di)相(xiang)結(jie)合(he)的(de)方(fang)式(shi)。

另外對於高頻電路還要考慮如何抑製高頻輻射噪聲，方法是：盡量加粗地線

，以降低噪聲對地阻抗
；滿接地
，即除傳輸信號的印製線以外

，其他部分全作為地線。不要有無用的大麵積銅箔。

地(di)線(xian)應(ying)構(gou)成(cheng)環(huan)路(lu)

，以(yi)防(fang)止(zhi)產(chan)生(sheng)高(gao)頻(pin)輻(fu)射(she)噪(zao)聲(sheng)


，但(dan)環(huan)路(lu)所(suo)包(bao)圍(wei)麵(mian)積(ji)不(bu)可(ke)過(guo)大(da)

，以(yi)免(mian)儀(yi)器(qi)處(chu)於(yu)強(qiang)磁(ci)場(chang)中(zhong)時(shi)
，產(chan)生(sheng)感(gan)應(ying)電(dian)流(liu)。但(dan)如(ru)果(guo)隻(zhi)是(shi)低(di)頻(pin)電(dian)路(lu)，則(ze)應(ying)避(bi)免(mian)地(di)線(xian)環(huan)路(lu)。數(shu)字(zi)電(dian)源(yuan)和(he)模(mo)擬(ni)電(dian)源(yuan)最(zui)好(hao)隔(ge)離(li)，地(di)線(xian)分(fen)開(kai)布(bu)置(zhi)，如(ru)果(guo)有(you)A/D
，則隻在此處單點共地。

低頻中沒有多大影響
，但建議模擬和數字一點接地。高頻時，可通過磁珠把模擬和數字地一點共地。

如果把模擬地和數字地大麵積直接相連


，會導致互相幹擾。不短接又不妥，理由如上有四種方法解決此問題∶1、用磁珠連接；2、用電容連接；3
、用電感連接；4、用0歐姆電阻連接。

●磁ci珠zhu的de等deng效xiao電dian路lu相xiang當dang於yu帶dai阻zu限xian波bo器qi，隻zhi對dui某mou個ge頻pin點dian的de噪zao聲sheng有you顯xian著zhe抑yi製zhi作zuo用yong，使shi用yong時shi需xu要yao預yu先xian估gu計ji噪zao點dian頻pin率lv，以yi便bian選xuan用yong適shi當dang型xing號hao。對dui於yu頻pin率lv不bu確que定ding或huo無wu法fa預yu知zhi的de情qing況kuang
，磁ci珠zhu不bu合he。
●電容隔直通交
，造成浮地。
●電感體積大
，雜散參數多，不穩定。
●0歐電阻相當於很窄的電流通路，能夠有效地限製環路電流，使噪聲得到抑製。電阻在所有頻帶上都有衰減作用(0歐電阻也有阻抗)，這點比磁珠強。

相關閱讀：
技巧分享：提高PCB電磁兼容性設計方法彙總
http://wap.0-fzl.cn/cp-art/80021839
工程師經驗：讓PCB設計更優秀的六大關鍵
http://wap.0-fzl.cn/gptech-art/80021850
竅門分享：如何降低PCB設計中的噪聲與電磁幹擾
http://wap.0-fzl.cn/emc-art/80021853
工程師推薦必看！開發高質量PCB設計指南
http://wap.0-fzl.cn/gptech-art/80021785