在IC的電源引腳附近合理地安置適當容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題並非到此為止。由於電容呈有限頻率響應的特性
，這使得電容無法在全頻帶上生成幹淨地驅動IC輸出所需要的諧波功率。除此之外，電源彙流排上形成的瞬態電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態電壓就是主要的共模EMI幹擾源。我們應該怎麽解決這些問題？

 

就我們電路板上的IC而言，IC周圍的電源層可以看成是優良的高頻電容器，它(ta)可(ke)以(yi)收(shou)集(ji)為(wei)幹(gan)淨(jing)輸(shu)出(chu)提(ti)供(gong)高(gao)頻(pin)能(neng)量(liang)的(de)分(fen)立(li)電(dian)容(rong)器(qi)所(suo)泄(xie)漏(lou)的(de)那(na)部(bu)份(fen)能(neng)量(liang)。此(ci)外(wai)，優(you)良(liang)的(de)電(dian)源(yuan)層(ceng)的(de)電(dian)感(gan)要(yao)小(xiao)，從(cong)而(er)電(dian)感(gan)所(suo)合(he)成(cheng)的(de)瞬(shun)態(tai)信(xin)號(hao)也(ye)小(xiao)
，進(jin)而(er)降(jiang)低(di)共(gong)模(mo)EMI。

當然，電源層到IC電源引腳的連線必須盡可能短
，因為數位信號的上升沿越來越快
，最好是直接連到IC電源引腳所在的焊盤上
，這要另外討論。

 

為了控製共模EMI
，電dian源yuan層ceng要yao有you助zhu於yu去qu耦ou和he具ju有you足zu夠gou低di的de電dian感gan，這zhe個ge電dian源yuan層ceng必bi須xu是shi一yi個ge設she計ji相xiang當dang好hao的de電dian源yuan層ceng的de配pei對dui。有you人ren可ke能neng會hui問wen，好hao到dao什shen麽me程cheng度du才cai算suan好hao
？問wen題ti的de答da案an取qu決jue於yu電dian源yuan的de分fen層ceng、層間的材料以及工作頻率(即IC上升時間的函數)。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。

 

上升時間為100到300ps的器件並不多，但是按照目前IC的發展速度，上升時間在100到300ps範圍的器件將占有很高的比例。對於100到300ps上升時間的電路，3mil層間距對大多數應用將不再適用。那時，有必要采用層間距小於1mil的分層技術
，並用介電常數很高的材料代替FR4介電材料。現在，陶瓷和加陶塑料可以滿足100到300ps上升時間電路的設計要求。

盡管未來可能會采用新材料和新方法，但對於今天常見的1到3ns上升時間電路

、3到6mil層間距和FR4介電材料，通常足夠處理高端諧波並使瞬態信號足夠低
，就是說，共模EMI可以降得很低。本文給出的PCB分層堆疊設計實例將假定層間距為3到6mil。

 

 

從cong信xin號hao走zou線xian來lai看kan，好hao的de分fen層ceng策ce略lve應ying該gai是shi把ba所suo有you的de信xin號hao走zou線xian放fang在zai一yi層ceng或huo若ruo幹gan層ceng，這zhe些xie層ceng緊jin挨ai著zhu電dian源yuan層ceng或huo接jie地di層ceng。對dui於yu電dian源yuan，好hao的de分fen層ceng策ce略lve應ying該gai是shi電dian源yuan層ceng與yu接jie地di層ceng相xiang鄰lin，且qie電dian源yuan層ceng與yu接jie地di層ceng的de距ju離li盡jin可ke能neng小xiao，這zhe就jiu是shi我wo們men所suo講jiang的de“分層＂策略。

 

什麽樣的堆疊策略有助於屏蔽和抑製EMI
？以下分層堆疊方案假定電源電流在單一層上流動，單電壓或多電壓分布在同一層的不同部份。多電源層的情形稍後討論。

 

 

4層板設計存在若幹潛在問題。首先，傳統的厚度為62mil的四層板，即使信號層在外層，電源和接地層在內層，電源層與接地層的間距仍然過大。

 

如果成本要求是第一位的
，可以考慮以下兩種傳統4層板的替代方案。這兩個方案都能改善EMI抑製的性能，但隻適用於板上元件密度足夠低和元件周圍有足夠麵積(放置所要求的電源覆銅層)的場合。

 

第一種為首選方案，PCB的外層均為地層，中間兩層均為信號/電源層。信號層上的電源用寬線走線
，這可使電源電流的路徑阻抗低，且信號微帶路徑的阻抗也低。從EMI控製的角度看
，這是現有的最佳4層PCB結構。第二種方案的外層走電源和地，中間兩層走信號。該方案相對傳統4層板來說，改進要小一些
，層間阻抗和傳統的4層板一樣欠佳。

 

如果4層板上的元件密度比較大

，則最好采用6層板。但是，6層板設計中某些疊層方案對電磁場的屏蔽作用不夠好，對電源彙流排瞬態信號的降低作用甚微。下麵討論兩個實例。

 

第一例將電源和地分別放在第2和第5層，由於電源覆銅阻抗高，對控製共模EMI輻射非常不利。不過，從信號的阻抗控製觀點來看，這一方法卻是非常正確的。

 

第二例將電源和地分別放在第3和第4層

，這一設計解決了電源覆銅阻抗問題，由於第1層和第6層的電磁屏蔽性能差，差模EMI增加了。如果兩個外層上的信號線數量最少
，走線長度很短(短於信號最高諧波波長的1/20)，則這種設計可以解決差模EMI問題。將外層上的無元件和無走線區域鋪銅填充並將覆銅區接地(每1/20波長為間隔)，則對差模EMI的抑製特別好。如前所述，要將鋪銅區與內部接地層多點相聯。

通用高性能6層板設計一般將第1和第6層布為地層，第3和第4層走電源和地。由於在電源層和接地層之間是兩層居中的雙微帶信號線層，因而EMI抑製能力是優異的。該設計的缺點在於走線層隻有兩層。前麵介紹過，如果外層走線短且在無走線區域鋪銅，則用傳統的6層板也可以實現相同的堆疊。

 

另一種6層板布局為信號、地、信號、電源、地
、信號，這可實現高級信號完整性設計所需要的環境。信號層與接地層相鄰，電源層和接地層配對。顯然，不足之處是層的堆疊不平衡。

 

這通常會給加工製造帶來麻煩。解決問題的辦法是將第3層所有的空白區域填銅，填銅後如果第3層(ceng)的(de)覆(fu)銅(tong)密(mi)度(du)接(jie)近(jin)於(yu)電(dian)源(yuan)層(ceng)或(huo)接(jie)地(di)層(ceng)
，這(zhe)塊(kuai)板(ban)可(ke)以(yi)不(bu)嚴(yan)格(ge)地(di)算(suan)作(zuo)是(shi)結(jie)構(gou)平(ping)衡(heng)的(de)電(dian)路(lu)板(ban)。填(tian)銅(tong)區(qu)必(bi)須(xu)接(jie)電(dian)源(yuan)或(huo)接(jie)地(di)。連(lian)接(jie)過(guo)孔(kong)之(zhi)間(jian)的(de)距(ju)離(li)仍(reng)然(ran)是(shi)1/20波長，不見得處處都要連接
，但理想情況下應該連接。

 

由於多層板之間的絕緣隔離層非常薄，所以10或12層的電路板層與層之間的阻抗非常低
，隻要分層和堆疊不出問題
，完全可望得到優異的信號完整性。要按62mil厚度加工製造12層板
，困難比較多
，能夠加工12層板的製造商也不多。

由於信號層和回路層之間總是隔有絕緣層，在10層板設計中分配中間6層來走信號線的方案並非最佳。另外，讓信號層與回路層相鄰很重要

，即板布局為信號

、地、信號、信號、電源、地、信號、信號
、地
、信號。

 

這一設計為信號電流及其回路電流提供了良好的通路。恰當的布線策略是，第1層沿X方向走線，第3層沿Y方向走線，第4層沿X方向走線，以此類推。直觀地看走線，第1層1和第3層是一對分層組合，第4層和第7層是一對分層組合
，第8層和第10層是最後一對分層組合。當需要改變走線方向時，第1層上的信號線應藉由“過孔＂到第3層以後再改變方向。實際上，也許並不總能這樣做，但作為設計概念還是要盡量遵守。

 

同樣
，當信號的走線方向變化時，應該藉由過孔從第8層和第10層或從第4層到第7層。這樣布線可確保信號的前向通路和回路之間的耦合最緊。例如
，如果信號在第1層上走線，回路在第2層且隻在第2層上走線，那麽第1層上的信號即使是藉由“過孔＂轉到了第3層上，其回路仍在第2層，從而保持低電感、大電容的特性以及良好的電磁屏蔽性能。

 

如果實際走線不是這樣
，怎麽辦
？比如第1層上的信號線經由過孔到第10層，這時回路信號隻好從第9層尋找接地平麵，回路電流要找到最近的接地過孔(如電阻或電容等元件的接地引腳)。如果碰巧附近存在這樣的過孔，則真的走運。假如沒有這樣近的過孔可用，電感就會變大
，電容要減小
，EMI一定會增加。

當(dang)信(xin)號(hao)線(xian)必(bi)須(xu)經(jing)由(you)過(guo)孔(kong)離(li)開(kai)現(xian)在(zai)的(de)一(yi)對(dui)布(bu)線(xian)層(ceng)到(dao)其(qi)他(ta)布(bu)線(xian)層(ceng)時(shi)，應(ying)就(jiu)近(jin)在(zai)過(guo)孔(kong)旁(pang)放(fang)置(zhi)接(jie)地(di)過(guo)孔(kong)，這(zhe)樣(yang)可(ke)以(yi)使(shi)回(hui)路(lu)信(xin)號(hao)順(shun)利(li)返(fan)回(hui)恰(qia)當(dang)的(de)接(jie)地(di)層(ceng)。對(dui)於(yu)第(di)4層和第7層分層組合，信號回路將從電源層或接地層(即第5層或第6層)返回
，因為電源層和接地層之間的電容耦合良好，信號容易傳輸。

 

如(ru)果(guo)同(tong)一(yi)電(dian)壓(ya)源(yuan)的(de)兩(liang)個(ge)電(dian)源(yuan)層(ceng)需(xu)要(yao)輸(shu)出(chu)大(da)電(dian)流(liu)，則(ze)電(dian)路(lu)板(ban)應(ying)布(bu)成(cheng)兩(liang)組(zu)電(dian)源(yuan)層(ceng)和(he)接(jie)地(di)層(ceng)。在(zai)這(zhe)種(zhong)情(qing)況(kuang)下(xia)，每(mei)對(dui)電(dian)源(yuan)層(ceng)和(he)接(jie)地(di)層(ceng)之(zhi)間(jian)都(dou)放(fang)置(zhi)了(le)絕(jue)緣(yuan)層(ceng)。這(zhe)樣(yang)就(jiu)得(de)到(dao)我(wo)們(men)期(qi)望(wang)的(de)等(deng)分(fen)電(dian)流(liu)的(de)兩(liang)對(dui)阻(zu)抗(kang)相(xiang)等(deng)的(de)電(dian)源(yuan)彙(hui)流(liu)排(pai)。如(ru)果(guo)電(dian)源(yuan)層(ceng)的(de)堆(dui)疊(die)造(zao)成(cheng)阻(zu)抗(kang)不(bu)相(xiang)等(deng)，則(ze)分(fen)流(liu)就(jiu)不(bu)均(jun)勻(yun)，瞬(shun)態(tai)電(dian)壓(ya)將(jiang)大(da)得(de)多(duo)
，並(bing)且(qie)EMI會急劇增加。

 

如(ru)果(guo)電(dian)路(lu)板(ban)上(shang)存(cun)在(zai)多(duo)個(ge)數(shu)值(zhi)不(bu)同(tong)的(de)電(dian)源(yuan)電(dian)壓(ya)，則(ze)相(xiang)應(ying)地(di)需(xu)要(yao)多(duo)個(ge)電(dian)源(yuan)層(ceng)，要(yao)牢(lao)記(ji)為(wei)不(bu)同(tong)的(de)電(dian)源(yuan)創(chuang)建(jian)各(ge)自(zi)配(pei)對(dui)的(de)電(dian)源(yuan)層(ceng)和(he)接(jie)地(di)層(ceng)。在(zai)上(shang)述(shu)兩(liang)種(zhong)情(qing)況(kuang)下(xia)，確(que)定(ding)配(pei)對(dui)電(dian)源(yuan)層(ceng)和(he)接(jie)地(di)層(ceng)在(zai)電(dian)路(lu)板(ban)的(de)位(wei)置(zhi)時(shi)
，切(qie)記(ji)製(zhi)造(zao)商(shang)對(dui)平(ping)衡(heng)結(jie)構(gou)的(de)要(yao)求(qiu)。

 

 

鑒於大多數工程師設計的電路板是厚度62mil、不bu帶dai盲mang孔kong或huo埋mai孔kong的de傳chuan統tong印yin製zhi電dian路lu板ban，本ben文wen關guan於yu電dian路lu板ban分fen層ceng和he堆dui疊die的de討tao論lun都dou局ju限xian於yu此ci。厚hou度du差cha別bie太tai大da的de電dian路lu板ban，本ben文wen推tui薦jian的de分fen層ceng方fang案an可ke能neng不bu理li想xiang。此ci外wai，帶dai盲mang孔kong或huo埋mai孔kong的de電dian路lu板ban的de加jia工gong製zhi程cheng不bu同tong，本ben文wen的de分fen層ceng方fang法fa也ye不bu適shi用yong。

電路板設計中厚度
、過孔製程和電路板的層數不是解決問題的關鍵
，優良的分層堆疊是保證電源彙流排的旁路和去耦
、使(shi)電(dian)源(yuan)層(ceng)或(huo)接(jie)地(di)層(ceng)上(shang)的(de)瞬(shun)態(tai)電(dian)壓(ya)最(zui)小(xiao)並(bing)將(jiang)信(xin)號(hao)和(he)電(dian)源(yuan)的(de)電(dian)磁(ci)場(chang)屏(ping)蔽(bi)起(qi)來(lai)的(de)關(guan)鍵(jian)。理(li)想(xiang)情(qing)況(kuang)下(xia)
，信(xin)號(hao)走(zou)線(xian)層(ceng)與(yu)其(qi)回(hui)路(lu)接(jie)地(di)層(ceng)之(zhi)間(jian)應(ying)該(gai)有(you)一(yi)個(ge)絕(jue)緣(yuan)隔(ge)離(li)層(ceng)，配(pei)對(dui)的(de)層(ceng)間(jian)距(ju)(或一對以上)應該越小越好。根據這些基本概念和原則
，才能設計出總能達到設計要求的電路板。現在，IC的上升時間已經很短並將更短

，本文討論的技術對解決EMI屏蔽問題是必不可少的。