印刷電路板(PCB)設計中的電磁兼容性涉及多方麵因數，以下主要從三大部分加以闡述
，具體選擇要綜合各方麵因數。

一 印刷電路板整體布局及器件布置

1.一個產品的成功與否，一是要注重內在質量，二是兼顧整體的美觀，兩者都較完美才能認為該產品是成功的；在一個PCB板上，元件的布局要求要 均衡

，疏密有序，不能頭重腳輕或一頭沉
，過孔要盡量少；電路板的最佳形狀為矩形。長寬比為3：2或4：3;4 層板比雙麵板噪聲低20dB.6層板比4層板噪聲低10dB，經濟條件允許時盡量用多層板。

2.電路板一般分模擬電路區(怕幹擾)，數字電路區(怕幹擾、又產生幹擾)，功率驅動區(幹擾源)，故步板時要合理地分成三區。

3.器件一般選擇功耗低，穩定性好的器件
，而且盡量少用高速器件。

4.線條有講究：有條件做寬的線決不做細;高gao壓ya及ji高gao頻pin線xian應ying園yuan滑hua，不bu得de有you尖jian銳rui的de倒dao角jiao，拐guai彎wan也ye不bu得de采cai用yong直zhi角jiao。地di線xian應ying盡jin量liang寬kuan
，最zui好hao使shi用yong大da麵mian積ji敷fu銅tong，這zhe對dui接jie地di點dian問wen題ti有you相xiang當dang大da的de改gai善shan。

5.外(wai)時(shi)鍾(zhong)是(shi)高(gao)頻(pin)的(de)噪(zao)聲(sheng)源(yuan)

，除(chu)能(neng)引(yin)起(qi)對(dui)本(ben)應(ying)用(yong)係(xi)統(tong)的(de)幹(gan)擾(rao)之(zhi)外(wai)，還(hai)可(ke)能(neng)產(chan)生(sheng)對(dui)外(wai)界(jie)的(de)幹(gan)擾(rao)，使(shi)電(dian)磁(ci)兼(jian)容(rong)檢(jian)測(ce)不(bu)能(neng)達(da)標(biao)。在(zai)對(dui)係(xi)統(tong)可(ke)靠(kao)性(xing)要(yao)求(qiu)很(hen)高(gao)的(de)應(ying)用(yong) 係統中，選用頻率低的單片機是降低係統噪聲的原則之一。以8051單片機為例，最短指令周期1?s時，外時鍾是12MHz。而同樣速度的Motorola 單片機係統時鍾隻需4MHz，更適合用於工控係統。近年來
，一些生產8051兼容單片機的廠商也采用了一些新技術，在不犧牲運算速度的前提下將對外時鍾的 需求降至原來的1/3.而Motorola 單片機在新推出的68HC08係列以及其16/32位單片機中普遍采用了內部鎖相環技術
，將外部時鍾頻率降至32KHz，而內部總線速度卻提高到8MHz 乃至更高。

6.布線要有合理的走向：如輸入/輸出，交流/直流，強/弱信號，高頻/低頻，高壓/低壓等……，它們的走向應該是呈線形的(或分離)，budexianghujiaorong。qimudeshifangzhixianghuganrao。zuihaodezouxiangshianzhixian，danyibanbuyishixian，zuibulidezouxiangshihuanxing。duiyushizhiliu，xiaoxinhao

，didianyaPCB設計的要求可以低些。所以“合理”是相對的。上下層之間走線的方向基本垂直。整個板子的不想要均勻，能不擠的不要擠在一齊。

7.在器件布置方麵與其它邏輯電路一樣
，應把相互有關的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果。時鍾發生器、晶振和CPU的時鍾輸 入端都易產生噪聲，要相互靠近些，特別是晶振下方不要走信號線。易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路
，如有可能，應另做電路 板
，這一點十分重要。

二 地線技術SkE安規與電磁兼容網

1.模(mo)擬(ni)電(dian)路(lu)和(he)數(shu)字(zi)電(dian)路(lu)在(zai)元(yuan)件(jian)布(bu)局(ju)圖(tu)的(de)設(she)計(ji)和(he)布(bu)線(xian)方(fang)法(fa)上(shang)有(you)許(xu)多(duo)相(xiang)同(tong)和(he)不(bu)同(tong)之(zhi)處(chu)。模(mo)擬(ni)電(dian)路(lu)中(zhong)


，由(you)於(yu)放(fang)大(da)器(qi)的(de)存(cun)在(zai)
，由(you)布(bu)線(xian)產(chan)生(sheng)的(de)極(ji)小(xiao)噪(zao)聲(sheng)電(dian)壓(ya)
，都(dou)會(hui) 引起輸出信號的嚴重失真，在數字電路中，TTL噪聲容限為0.4V～0.6V
，CMOS噪聲容限為Vcc的0.3～0.45倍，故數字電路具有較強的抗幹 raodenengli。lianghaodedianyuanhedizongxianfangshidehelixuanzeshiyiqikekaogongzuodezhongyaobaozheng，xiangdangduodeganraoyuanshitongguodianyuanhedizongxianchanshengde
，qizhongdixianyinqidezaoshengganraozuida。

2.數字地與模擬地分開(或一點接地)，地線加寬，要根據電流決定線寬

，一般來說越粗越好(100mil線經約通過1到2A的電流)。地線>電源線>信號線是線寬的合理選擇。

3.電源線和地線盡可能靠近

，整塊印刷板上的電源與地要呈“井”字形分布

，以便使分布線電流達到均衡。

4.為減少線間串擾，必要時可增加印刷線條間距離，在其安插一些零伏線作為線間隔離。特別是輸入輸出信號間。[page]

三 去耦
、濾波
、隔離三大技術

1.去耦、濾波、隔離是硬件抗幹擾常用的三大措施。

2.電源輸入端跨接10~100uf的電解電容器。如有可能，接100uF以上的更好；原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容
，如遇印製板空隙不夠，可每4~8個芯片布置一個1~10pF的但電容；對於抗噪能力弱

、關斷時電源變化大的器件
，如RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入退藕電容。

3.濾波指各類信號按頻率特性分類並控製它們的方向。常用的有各種低通濾波器、高通濾波器、帶通濾波器。低通濾波器用在接入的交流電源線上


，旨 在讓50周zhou的de交jiao流liu電dian順shun利li通tong過guo，將jiang其qi它ta高gao頻pin噪zao聲sheng導dao入ru大da地di。低di通tong濾lv波bo器qi的de配pei置zhi指zhi標biao是shi插cha入ru損sun耗hao，選xuan擇ze的de低di通tong濾lv波bo器qi插cha入ru損sun耗hao過guo低di起qi不bu到dao抑yi製zhi噪zao聲sheng的de作zuo用yong，而er過guo高gao的de插cha 入損耗會導致“漏電”，影響係統的人身安全性。高通
、帶通濾波器則應根據係統中對信號的處理要求選擇使用。

4.典型的信號隔離是光電隔離。使用光電隔離器件將單片機的輸入

輸shu出chu隔ge離li開kai
，一yi方fang麵mian使shi幹gan擾rao信xin號hao不bu得de進jin入ru單dan片pian機ji係xi統tong
，另ling一yi方fang麵mian單dan片pian機ji係xi統tong本ben身shen的de噪zao聲sheng也ye不bu會hui以yi傳chuan導dao的de方fang式shi傳chuan播bo出chu去qu。屏ping蔽bi則ze是shi用yong來lai隔ge離li空kong間jian輻fu射she的de，對dui 噪(zao)聲(sheng)特(te)別(bie)大(da)的(de)部(bu)件(jian)
，如(ru)開(kai)關(guan)電(dian)源(yuan)，用(yong)金(jin)屬(shu)盒(he)罩(zhao)起(qi)來(lai)，可(ke)減(jian)少(shao)噪(zao)聲(sheng)源(yuan)對(dui)單(dan)片(pian)機(ji)係(xi)統(tong)的(de)幹(gan)擾(rao)。對(dui)特(te)別(bie)怕(pa)幹(gan)擾(rao)的(de)模(mo)擬(ni)電(dian)路(lu)
，如(ru)高(gao)靈(ling)敏(min)度(du)的(de)弱(ruo)信(xin)號(hao)放(fang)大(da)電(dian)路(lu)可(ke)屏(ping)蔽(bi)起(qi)來(lai)。