youyushunbiandianliuzaiyinzhixiantiaoshangsuochanshengdechongjiganraozhuyaoshiyouyinzhidaoxiandedianganchengfenzaochengde
，yinciyingjinliangjianxiaoyinzhidaoxiandedianganliang。yinzhidaoxiandedianganliangyuqichangduchengzhengbi
，yuqikuanduchengfanbi，yinerduanerjingdedaoxianduiyizhiganraoshiyoulide。shizhongyinxian、行驅動器或總線驅動器的信號線常常載有大的瞬變電流

，印製導線要盡可能地短。對於分立元件電路，印製導線寬度在1.5mm左右時，即可完全滿足要求；對於集成電路，印製導線寬度可在0.2～1.0mm之間選擇。

 

 

采(cai)用(yong)平(ping)等(deng)走(zou)線(xian)可(ke)以(yi)減(jian)少(shao)導(dao)線(xian)電(dian)感(gan)，但(dan)導(dao)線(xian)之(zhi)間(jian)的(de)互(hu)感(gan)和(he)分(fen)布(bu)電(dian)容(rong)增(zeng)加(jia)，如(ru)果(guo)布(bu)局(ju)允(yun)許(xu)，最(zui)好(hao)采(cai)用(yong)井(jing)字(zi)形(xing)網(wang)狀(zhuang)布(bu)線(xian)結(jie)構(gou)，具(ju)體(ti)做(zuo)法(fa)是(shi)印(yin)製(zhi)板(ban)的(de)一(yi)麵(mian)橫(heng)向(xiang)布(bu)線(xian)，另(ling)一(yi)麵(mian)縱(zong)向(xiang)布(bu)線(xian)，然(ran)後(hou)在(zai)交(jiao)叉(cha)孔(kong)處(chu)用(yong)金(jin)屬(shu)化(hua)孔(kong)相(xiang)連(lian)。

 

3、為了抑製印製板導線之間的串rao
，zaishejibuxianshiyingjinliangbimianchangjulidepingdengzouxian，jinkenenglakaixianyuxianzhijiandejuli，xinhaoxianyudixianjidianyuanxianjinkenengbujiaocha。zaiyixieduiganraoshifenmingandexinhaoxianzhijianshezhiyigenjiedideyinzhixian，keyiyouxiaodiyizhichuanrao。

 

 

（1）盡量減少印製導線的不連續性，例如導線寬度不要突變，導線的拐角應大於90度禁止環狀走線等。

 

（2）時鍾信號引線最容易產生電磁輻射幹擾
，走線時應與地線回路相靠近，驅動器應緊挨著連接器。

 

（3）總線驅動器應緊挨其欲驅動的總線。對於那些離開印製電路板的引線
，驅動器應緊緊挨著連接器。

 

（4）數據總線的布線應每兩根信號線之間夾一根信號地線。最好是緊緊挨著最不重要的地址引線放置地回路，因為後者常載有高頻電流。

 

（5）在印製板布置高速、中速和低速邏輯電路時
，應按照圖1的方式排列器件。

 

 

為(wei)了(le)抑(yi)製(zhi)出(chu)現(xian)在(zai)印(yin)製(zhi)線(xian)條(tiao)終(zhong)端(duan)的(de)反(fan)射(she)幹(gan)擾(rao)，除(chu)了(le)特(te)殊(shu)需(xu)要(yao)之(zhi)外(wai)
，應(ying)盡(jin)可(ke)能(neng)縮(suo)短(duan)印(yin)製(zhi)線(xian)的(de)長(chang)度(du)和(he)采(cai)用(yong)慢(man)速(su)電(dian)路(lu)。必(bi)要(yao)時(shi)可(ke)加(jia)終(zhong)端(duan)匹(pi)配(pei)，即(ji)在(zai)傳(chuan)輸(shu)線(xian)的(de)末(mo)端(duan)對(dui)地(di)和(he)電(dian)源(yuan)端(duan)各(ge)加(jia)接(jie)一(yi)個(ge)相(xiang)同(tong)阻(zu)值(zhi)的(de)匹(pi)配(pei)電(dian)阻(zu)。根(gen)據(ju)經(jing)驗(yan)，對(dui)一(yi)般(ban)速(su)度(du)較(jiao)快(kuai)的(de)TTL電路，其印製線條長於10cm以上時就應采用終端匹配措施。匹配電阻的阻值應根據集成電路的輸出驅動電流及吸收電流的最大值來決定。

 

 

布線非常靠近的差分信號對相互之間也會互相緊密耦合
，這種互相之間的耦合會減小EMI發射

，通常(當然也有一些例外)差(cha)分(fen)信(xin)號(hao)也(ye)是(shi)高(gao)速(su)信(xin)號(hao)，所(suo)以(yi)高(gao)速(su)設(she)計(ji)規(gui)則(ze)通(tong)常(chang)也(ye)都(dou)適(shi)用(yong)於(yu)差(cha)分(fen)信(xin)號(hao)的(de)布(bu)線(xian)，特(te)別(bie)是(shi)設(she)計(ji)傳(chuan)輸(shu)線(xian)的(de)信(xin)號(hao)線(xian)時(shi)更(geng)是(shi)如(ru)此(ci)。這(zhe)就(jiu)意(yi)味(wei)著(zhe)我(wo)們(men)必(bi)須(xu)非(fei)常(chang)謹(jin)慎(shen)地(di)設(she)計(ji)信(xin)號(hao)線(xian)的(de)布(bu)線(xian)
，以(yi)確(que)保(bao)信(xin)號(hao)線(xian)的(de)特(te)征(zheng)阻(zu)抗(kang)沿(yan)信(xin)號(hao)線(xian)各(ge)處(chu)連(lian)續(xu)並(bing)且(qie)保(bao)持(chi)一(yi)個(ge)常(chang)數(shu)。

 

在差分線對的布局布線過程中
，我們希望差分線對中的兩個PCB線完全一致。這就意味著，在實際應用中應該盡最大的努力來確保差分線對中的PCB線具有完全一樣的阻抗並且布線的長度也完全一致。差分PCB線(xian)通(tong)常(chang)總(zong)是(shi)成(cheng)對(dui)布(bu)線(xian)，而(er)且(qie)它(ta)們(men)之(zhi)間(jian)的(de)距(ju)離(li)沿(yan)線(xian)對(dui)的(de)方(fang)向(xiang)在(zai)任(ren)意(yi)位(wei)置(zhi)都(dou)保(bao)持(chi)為(wei)一(yi)個(ge)常(chang)數(shu)不(bu)變(bian)。通(tong)常(chang)情(qing)況(kuang)下(xia)

，差(cha)分(fen)線(xian)對(dui)的(de)布(bu)局(ju)布(bu)線(xian)總(zong)是(shi)盡(jin)可(ke)能(neng)地(di)靠(kao)近(jin)。