【導讀】在所有器件特性中
，噪聲可能是一個特別具有挑戰性
、難以掌握的設計課題。本文主要介紹時鍾噪聲對於高速DAC相位噪聲的影響。

DAC相位噪聲來源

對於高速DAC來說，相位噪聲主要來自以下幾個方麵：時鍾噪聲
、電源噪聲，以及內部噪聲與接口噪聲。

圖1：DAC相位噪聲來源 （圖片來源：ADI）

其中最重要的兩個來源是時鍾噪聲與電源噪聲。本文將主要介紹時鍾噪聲對於DAC相位噪聲的影響。

時鍾相位噪聲的產生

DAC時鍾是DAC中產生相位噪聲的首要原因。時鍾決定何時發送下一樣本，故相位（或時序）中的任何噪聲都會直接影響輸出的相位噪聲。

圖2：時鍾與相位噪聲的相關性（圖片來源：ADI）

如上圖所示，時鍾對相位噪聲的影響
，可以視作各相繼離散值與一個矩形函數相乘，其時序由時鍾定義。

圖 3 相位噪聲卷積（圖片來源於ADI）

如上圖所示，在頻域中，乘法轉換為卷積運算。結果，期望的頻譜被時鍾相位噪聲所破壞。

信號頻率與相位噪聲

信號頻率與時鍾頻率之比，相對於載波的噪聲放大或縮小，信號頻率每降低一半
，噪聲改進6 dB。為了證明這一點
，下圖是不同頻率（5GHz、1GHz
、500MHz）下
，混入一個帶有輕度100kHz相位偏移的調製時鍾信號（精密受控）
，來模擬相位噪聲，來看看信號頻率與相位噪聲的關係。

圖4：帶100kHz相位調製的時鍾輸出相位噪聲 （圖片來源：ADI）

我們可以看到，從5GHz時鍾到500MHz DAC輸出觀測20dB降幅
，從500MHz輸出到1GHz輸出觀測到6dB增幅。

降低DAC相位噪聲

選擇一個性能良好的晶振，對於處理相位噪聲可以達到事半功倍的效果。

在Digi-Key中文技術論壇中，彙集了廣大電子圈工程師日常所需的技術資源庫

，裏麵也有不少與晶振選型和降低DAC相位噪聲相關的帖子，詳情可以訪問——電子元器件選型基礎-晶振。

晶振可以分為有源晶振和無源晶振兩種，下表對兩種晶振進行了比較：

對於不同類型晶振特點和典型應用的比較
，下表中做了詳細地分析：

想了解如何通過Digi-Key網站
，快速進行低相位噪聲晶振的選型

，可以參考下麵這篇文章——如何選擇低相位噪聲晶振
？

本文小結

綜上所述，了解噪聲發生的原因，我們才能對症下藥。時鍾噪聲對於DAC相位噪聲的影響很大
，因此選擇一個高精度的晶振可能是最簡單可行的方案。

來源：DigiKey，作者：Alan Yang  

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息
，版權歸原作者所有。本文所用視頻、圖片
、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

小巧的100W USB PD快充和適配器方案提供超92%的高能效和高可靠性

高中頻采樣使寬帶軟件定義無線電觸手可及

大電流傳感器的精確標定

如何克服升壓轉換器本身的限製
？

使用旋轉變壓器的電機控製設計