中心議題：

• DDR3的簡介、內存的工作速度
• DDR2和DDR3的差異以及DDR3測試的內容
• 完整的DDR3測試項目種類多且涉及到信號讀寫分離等複雜的判斷過程
• 手工測量費時費力且難以保證測量的準確性

解決方案：

• 力科的QPHY-DDR3自動化測試軟件包解決了手工測試的問題
• 以圖形化的界麵幫助用戶完成從被測信號的搭接到最終的測試報告生成的完整測試工作

DDR3簡介
DDR3（double-data-rate three synchronous dynamic random access memory）是應用在計算機及電子產品領域的一種高帶寬並行數據總線。DDR3在DDR2的基礎上繼承發展而來
，其數據傳輸速度為DDR2的兩倍。同時，DDR3標準可以使單顆內存芯片的容量更為擴大，達到512Mb至8Gb，從而使采用DDR3芯片的內存條容量擴大到最高16GB。此外，DDR3的工作電壓降低為1.5V
，比采用1.8V的DDR2省電30%左右。說到底

，這些指標上的提升在技術上最大的支撐來自於芯片製造工藝的提升，90nm甚至更先進的45nm製造工藝使得同樣功能的MOS管可以製造的更小，從而帶來更快、更密、更省電的技術提升。

DDR3的發展實在不能說是順利，雖然在2005年就已經有最初的標準發布並於2007年應用於Intel P35 “Bearlake”芯片組上
，但並沒有像業界預想的那樣很快替代DDR2，這中間還經曆了對SDRAM業界影響深遠的金融危機，不但使DDR3占領市場的速度更加減慢，還使DDR3在技術上一度走在世界領先地位的內存大廠奇夢達倒閉
，實在是讓人惋惜。雖然如此，DDR3現今是並行SDRAM家族中速度最快的成熟標準，JEDEC標準規定的DDR3最高速度可達1600MT/s（注
，1MT/s即為每秒鍾一百萬次傳輸）。不僅如此，內存廠商還可以生產速度高於JEDEC標準的DDR3產品
，如速度為2000MT/s的DDR3產品，甚至有報道稱其最高速度可高達2500MT/s。

內存的工作速度
內存技術從SDR，DDR，DDR2，DDR3一路發展而來
，傳輸速度以指數遞增
，除了晶圓製造工藝的提升因素之外，還因為采用了Double Data Rate以及Prefetch兩項技術。實際上，無論是SDR還是DDR或DDR2
、3
，內存芯片內部的核心時鍾基本上是保持一致的，都是100MHz到200MHz（某些廠商生產的超頻內存除外）。DDR即Double Data Rate技術使數據傳輸速度較SDR提升了一倍。如下圖所示，SDR僅在時鍾的上升沿傳輸數據，而DDR在時鍾信號上、下沿同時傳輸數據。例如同為133MHz時鍾，DDR卻可以達到266Mb/s的數傳速度。 Double Data Rate技術使數據外傳速度提升了一倍

，而芯片內部數據數據傳輸速度的提升則是通過Prefetch技術實現的。所謂Prefetch簡單的說就是在一個內核時鍾周期同時尋址多個存儲單元並將這些數據以並行的方式統一傳輸到IO Buffer中
，之後以更高的外傳速度將IO Buffer中的數據傳輸出去。這個更高的速度在DDR I上就是通過Double Data Rate實現的，也正因為如此
，DDR I外部Clock管腳的頻率與芯片內部的核心頻率是保持一致的。如下圖所示為DDR I 的Prefetch過程中，在16位的內存芯片中一次將2個16bit數據從內核傳輸到外部MUX單元
，之後分別在Clock信號的上、下沿分兩次將這2 x 16bit數據傳輸給北橋或其他內存控製器，整個過程經曆的時間恰好為一個內核時鍾周期。 發展到DDR2，芯片內核每次Prefetch 4倍的數據至IO Buffer中，為了進一步提高外傳速度，芯片的內核時鍾與外部接口時鍾（即我們平時接觸到的Clock管腳時鍾）不再是同一時鍾

，外部Clock時鍾頻率變為內核時鍾的2倍。同理，DDR3每次Prefetch 8倍的數據，其芯片Clock頻率為內核頻率的4倍
，即JEDEC標準（JESD79-3）規定的400MHz至800MHz，再加上在Clock信號上、下跳變沿同時傳輸數據，DDR3的數據傳輸速率便達到了800MT/s到1600MT/s。具體到內存條速度，我們以PC3-12800為例
，其采用的DDR3-1600芯片核心頻率為200MHz，經過Prefetch後Clock信號頻率到達800MHz

，再經過Double Data Rate後芯片數據傳輸速率為1600 MT/s，內存條每次傳輸64比特或者說8字節數據，1600x8便得到12800MB/s的峰值比特率。

下表列出了JEDEC標準（JESD79-3）規定的DDR3芯片及內存條相關參數。需要說明的是，如前所述
，並不是所有的內存產品都完全遵從JEDEC標準
，有些廠商會生產速度更高速的DDR3芯片，一般情況下這些芯片是從芯片檢測流程中篩選出來的頻率動態範圍更大的芯片，或者是可加壓超頻工作的芯片。
DDR3與DDR2的差異
數據傳輸速率的差異是DDR3與DDR2最顯著的區別
，這部分上文已有描述，我們來看看其他方麵的不同。

在供電方麵

，DDR3的工作電壓降低至1.5V，實際上JEDEC標準規定1.575V為DDR3的最大安全工作電壓。另外

，標準也規定內存條所能經受的安全供電電壓必須大於1.975V，當然
，在這個電壓下內存條可能已經不能正常工作但還不至於損壞。

在芯片級DDR3引入了異步Reset信(xin)號(hao)

，該(gai)信(xin)號(hao)主(zhu)要(yao)提(ti)供(gong)兩(liang)方(fang)麵(mian)的(de)功(gong)能(neng)，其(qi)一(yi)是(shi)可(ke)以(yi)簡(jian)化(hua)內(nei)存(cun)芯(xin)片(pian)上(shang)電(dian)後(hou)的(de)初(chu)始(shi)化(hua)過(guo)程(cheng)，其(qi)二(er)是(shi)當(dang)內(nei)存(cun)係(xi)統(tong)進(jin)入(ru)一(yi)旦(dan)進(jin)入(ru)未(wei)知(zhi)或(huo)不(bu)可(ke)控(kong)狀(zhuang)態(tai)後(hou)可(ke)以(yi)直(zhi)接(jie)Reset而無需掉電重啟。

在接口方麵，以普通的Un-Buffer內存條為例，DDR3與DDR2均為240個pin腳，尺寸一致但防呆槽的位置不同，由於工作電壓不同二者在電氣特性上也是互不兼容的。

在係統設計方麵DDR3與DDR2最大的區別在於DDR3將時鍾、地(di)址(zhi)及(ji)控(kong)製(zhi)信(xin)號(hao)線(xian)的(de)終(zhong)端(duan)電(dian)阻(zu)從(cong)計(ji)算(suan)機(ji)主(zhu)板(ban)移(yi)至(zhi)內(nei)存(cun)條(tiao)上(shang)
，這(zhe)樣(yang)一(yi)來(lai)在(zai)主(zhu)板(ban)上(shang)將(jiang)不(bu)需(xu)要(yao)任(ren)何(he)端(duan)接(jie)電(dian)阻(zu)。為(wei)了(le)盡(jin)可(ke)能(neng)減(jian)小(xiao)信(xin)號(hao)反(fan)射(she)
，在(zai)內(nei)存(cun)條(tiao)上(shang)包(bao)括(kuo)時(shi)鍾(zhong)線(xian)在(zai)內(nei)的(de)所(suo)有(you)控(kong)製(zhi)線(xian)均(jun)采(cai)用(yong)Fly-by拓撲結構。同時
，也是因為Fly-by的de走zou線xian結jie構gou致zhi使shi控kong製zhi信xin號hao線xian到dao達da每mei顆ke內nei存cun顆ke粒li的de長chang度du不bu同tong從cong而er導dao致zhi信xin號hao到dao達da時shi間jian不bu一yi致zhi。這zhe種zhong情qing況kuang將jiang會hui影ying響xiang內nei存cun的de讀du寫xie過guo程cheng，例li如ru在zai讀du操cao作zuo時shi，由you於yu從cong內nei存cun控kong製zhi器qi發fa出chu的de讀du命ming令ling傳chuan送song到dao每mei顆ke內nei存cun芯xin片pian的de時shi間jian點dian不bu同tong
，將jiang導dao致zhi每mei顆ke內nei存cun芯xin片pian在zai不bu同tong的de時shi間jian向xiang控kong製zhi器qi發fa送song數shu據ju。為wei了le消xiao除chu這zhe種zhong影ying響xiang，需xu要yao在zai對dui內nei存cun進jin行xing讀du寫xie等deng操cao作zuo時shi對dui時shi間jian做zuo補bu償chang
，這zhe部bu分fen工gong作zuo將jiang由you內nei存cun控kong製zhi器qi完wan成cheng。DDR3總線的係統框架如下圖所示
，其中紅線代表DQ、DM以及差分DQS信號線
，黑線代表時鍾、地址及控製信號線
，T代表相應的端接電阻。 DDR3測試
JEDEC標準規定的DDR3測試主要分為三個方麵

，分別為：時鍾測試、時序測試及電氣性能測試。其中時鍾測試主要測試時鍾信號的周期、上下沿脈寬、周期抖動以及連續n周期累積誤差等指標
；時序測試主要測試數據讀寫時的建立保持時間相關參數；電氣性能測試主要測試信號完整性相關指標

，主要包括各信號的斜率以及直/交流邏輯高/低電平等指標。完整的DDR3測(ce)試(shi)項(xiang)目(mu)不(bu)但(dan)種(zhong)類(lei)繁(fan)多(duo)並(bing)且(qie)涉(she)及(ji)到(dao)信(xin)號(hao)讀(du)寫(xie)分(fen)離(li)等(deng)複(fu)雜(za)的(de)判(pan)斷(duan)過(guo)程(cheng)，手(shou)工(gong)測(ce)量(liang)不(bu)但(dan)費(fei)時(shi)費(fei)力(li)且(qie)難(nan)以(yi)保(bao)證(zheng)測(ce)量(liang)的(de)準(zhun)確(que)性(xing)。針(zhen)對(dui)於(yu)此(ci)，力(li)科(ke)專(zhuan)門(men)推(tui)出(chu)了(le)最(zui)新(xin)的(de)QPHY-DDR3自動化測試軟件包，它將以圖形化的界麵幫助用戶完成從被測信號的搭接、信號采集與讀寫分離、自動測試與分析到最終的測試報告生成這一係列完整的測試工作。

結語
可以預期的是，DDR3將在未來的兩年內加速占領更多的市場份額
，Intel的Core i7處理器以及AMD的Phenom II處理器均內置內存控製器並且支持DDR3，同時Core i7處理器將不支持DDR2。

參考文獻
1． DDR3 SDRAM Standard JESD79-3D，JEDEC, September 2009