串行數據一致測試及調試係列之四—— 以太網信號質量問題之收發器驅動偏置電阻的處理
發布時間:2010-05-17 來源:電子元件技術網
中心議題:
一 前言
對於係統設計人員來說,模數混合電路中最困難的地方在於模擬部分的設計,其中最具代表性的就是我們經常要麵對的物理層收發器(PHY)及其收發回路和匹配網絡的設計。即使對於應用比較成熟的以太網物理層設計而言,DAC驅(qu)動(dong)電(dian)流(liu)的(de)基(ji)準(zhun)偏(pian)置(zhi),差(cha)分(fen)信(xin)號(hao)線(xian)對(dui)的(de)走(zou)線(xian),乃(nai)至(zhi)於(yu)匹(pi)配(pei)電(dian)阻(zu)的(de)位(wei)置(zhi),都(dou)有(you)可(ke)能(neng)影(ying)響(xiang)到(dao)其(qi)物(wu)理(li)層(ceng)的(de)信(xin)號(hao)質(zhi)量(liang)並(bing)通(tong)過(guo)接(jie)口(kou)技(ji)術(shu)指(zhi)標(biao)測(ce)試(shi)暴(bao)露(lu)出(chu)來(lai)。
二 以太網口信號質量測試分析
1 100Base-TX接口測試環境及其設置
100Base-TX接口測試原理
100Base-TX接口的測試采用業內比較通用的誘導發包的方法來引導DUT發出擾碼後的IDLE進行測試,更多細節請參考美國力科公司《Ethernet solution-QualiPHY》專項技術文檔,
測試設備:
測試拓撲如圖1:
關於100Base-TX接口技術指標的測試方法,《IEEE Std 802.3-2000》標準中也有詳細的說明, 工程師按照誘導發包的測試方法進行了網口眼圖的測試,測試過程中發現測試網口出現了信號波形碰觸模板的問題,波形見圖3:
收發器驅動偏置機理分析:
係統設計人員都知道,以太網收發器的輸出采用的是差分電流驅動,從收發器驅動偏置原理框圖,見圖5,可以進一步展開分析,收發器驅動電流可以通過帶隙電壓源與外部設定基準的比較來設定。收發器驅動電流(I_driver) 是從內部帶隙和外部基準鏡像過來。U1/Q3/RDAC/Bandgap組成了一個簡單的比較控製環路實現基準單位電流的設定,例如帶隙基準電壓設定為Vbg=1.24V,RDAC取值為1.24K。這時通過比較器U1以及MOS管Q3反饋環路是確保穩定1mA(I_bias)的基準電流。而Q1/Q2/Current _Source組成了比例鏡像電流源。可以通過設計保證I_driver=N*I_bias,N是設定的比例鏡像因子。我們假定為20,通過公式可以計算I_driver=20*I_bias=20mA,這就是我們差分驅動的輸出電流了。介紹到這裏,大家都應該清楚了,我們可以通過調整RDAC的電阻大小實現基準單位電流的設定,進而達到調整差分驅動電流的目的。例如我們將RDAC調整為1K,則基準單位電流則變為I_Bias=1.24mA,同步的I_driver變為20*1.24mA=24.8mA,輸出信號電平的幅度也會增大。實際的調測結果也是這樣,可以解決信號邊沿碰觸模板的問題。
- 以太網物理層收發器驅動偏置電阻處理對網口信號質量的影響
- 通過一測試案例展開對DAC驅動偏置機理的探討
- 內部電路的深入研究
- PHY收發器的驅動偏置電阻盡量靠近設定管腳
一 前言
對於係統設計人員來說,模數混合電路中最困難的地方在於模擬部分的設計,其中最具代表性的就是我們經常要麵對的物理層收發器(PHY)及其收發回路和匹配網絡的設計。即使對於應用比較成熟的以太網物理層設計而言,DAC驅(qu)動(dong)電(dian)流(liu)的(de)基(ji)準(zhun)偏(pian)置(zhi),差(cha)分(fen)信(xin)號(hao)線(xian)對(dui)的(de)走(zou)線(xian),乃(nai)至(zhi)於(yu)匹(pi)配(pei)電(dian)阻(zu)的(de)位(wei)置(zhi),都(dou)有(you)可(ke)能(neng)影(ying)響(xiang)到(dao)其(qi)物(wu)理(li)層(ceng)的(de)信(xin)號(hao)質(zhi)量(liang)並(bing)通(tong)過(guo)接(jie)口(kou)技(ji)術(shu)指(zhi)標(biao)測(ce)試(shi)暴(bao)露(lu)出(chu)來(lai)。
二 以太網口信號質量測試分析
1 100Base-TX接口測試環境及其設置
100Base-TX接口測試原理
100Base-TX接口的測試采用業內比較通用的誘導發包的方法來引導DUT發出擾碼後的IDLE進行測試,更多細節請參考美國力科公司《Ethernet solution-QualiPHY》專項技術文檔,
測試設備:


圖1 Ethernet接口指標測試連接框圖
2 測試中出現的問題
本次測試將主要驗證產品上4個以太網100Base-TX接口的技術指標。對於其中比較直觀的100Base-TX物理層的眼圖模板,《ANSI+X3_263-1995》標準中有著明確的眼圖模板定義見圖2。
本次測試將主要驗證產品上4個以太網100Base-TX接口的技術指標。對於其中比較直觀的100Base-TX物理層的眼圖模板,《ANSI+X3_263-1995》標準中有著明確的眼圖模板定義見圖2。

圖2 100Base-TX 眼圖模板
關於100Base-TX接口技術指標的測試方法,《IEEE Std 802.3-2000》標準中也有詳細的說明, 工程師按照誘導發包的測試方法進行了網口眼圖的測試,測試過程中發現測試網口出現了信號波形碰觸模板的問題,波形見圖3:

圖3 以太網口測試眼圖_FAIL
3 問題分析解決
congyantuchubufenxilaikan,fasongxinhaodefuduyinggaishimanzuyaoqiude。danshikeyimingxiandefaxianxinhaobianyanhaishibijiaohuan,erqiecongdangeboxinglaikanbianyanyoubudantiaodewenti。fangandeyuanchangshiyijiatongxunyeneizhuanzhuyuIPkuandaijiejuefangandeguojixingdagongsi,qiyitaiwangmokuaibufenyinggaijingguoxiangxiyanzhengguo。zuidadekenengshiercikaifaguochengzhongbanjixitongshejishideyixieguanjianjishucanshudepeihewenti。gongchengshizaijinxinglexinhaofuduyijishangshengxiajiangshijiandengxijiezhibiaodeceshizhihouzhengminglezhiqiandepanduan,xinhaodefudushimanzuyaoqiude,danxinhaodeshangshengxiajiangshijianyuqitadefanganxiangbiqueshidale(此方案的信號上升下降時間在4.3nS~4.6nS區間,雖然滿足標準中要求的3~5nS。但根據係統容差設計原則,芯片設計人員通常會將Slew Rate調整在4nS左右,確保上下區間調整地最大容限。)。如(ru)何(he)改(gai)進(jin)需(xu)要(yao)信(xin)號(hao)的(de)發(fa)送(song)接(jie)收(shou)回(hui)路(lu)進(jin)行(xing)一(yi)個(ge)係(xi)統(tong)的(de)分(fen)析(xi)了(le)。通(tong)過(guo)對(dui)網(wang)口(kou)技(ji)術(shu)指(zhi)標(biao)的(de)量(liang)測(ce)分(fen)析(xi),目(mu)前(qian)最(zui)主(zhu)要(yao)的(de)問(wen)題(ti)在(zai)於(yu)信(xin)號(hao)的(de)邊(bian)沿(yan)比(bi)較(jiao)緩(huan),並(bing)且(qie)存(cun)在(zai)不(bu)單(dan)調(tiao)的(de)問(wen)題(ti),最(zui)可(ke)能(neng)的(de)原(yuan)因(yin)是(shi)傳(chuan)輸(shu)回(hui)路(lu)容(rong)性(xing)負(fu)載(zai)過(guo)大(da)以(yi)及(ji)驅(qu)動(dong)不(bu)足(zu)。可(ke)以(yi)從(cong)這(zhe)兩(liang)個(ge)方(fang)麵(mian)入(ru)手(shou)解(jie)決(jue)。
[page]
1)信號差分線對及阻抗匹配,網口的差分走線的阻抗控製和耦合處理我司在Layout這一塊的應該已經很成熟了,而且此款方案采用芯片內部匹配網絡,沒有外部匹配元件。所以暫不進行這一塊的分析。
2)傳輸變壓器,工程師將一款測試通過的產品的Transformer與當前單板的Transformer進行互換後測試結果一致,眼圖測試依然不通過。(請注意這裏並沒有對變壓器進行變比以及差損,回損等技術指標的測試)
3)收發器驅動偏置電阻,也就是我們經常會看到的RDAC,也有叫RSET或(huo)其(qi)他(ta)的(de)。這(zhe)是(shi)原(yuan)廠(chang)為(wei)開(kai)發(fa)人(ren)員(yuan)提(ti)供(gong)的(de)設(she)定(ding)收(shou)發(fa)器(qi)驅(qu)動(dong)電(dian)流(liu)大(da)小(xiao)的(de)硬(ying)配(pei)置(zhi)節(jie)點(dian),可(ke)以(yi)根(gen)據(ju)實(shi)際(ji)的(de)單(dan)板(ban)設(she)計(ji)和(he)元(yuan)件(jian)參(can)數(shu)進(jin)行(xing)調(tiao)整(zheng)以(yi)實(shi)現(xian)對(dui)於(yu)標(biao)準(zhun)的(de)擬(ni)合(he)。這(zhe)是(shi)對(dui)信(xin)號(hao)波(bo)形(xing)影(ying)響(xiang)最(zui)大(da)的(de)部(bu)分(fen),在(zai)不(bu)對(dui)設(she)計(ji)進(jin)行(xing)大(da)的(de)變(bian)動(dong)的(de)情(qing)況(kuang)下(xia),通(tong)過(guo)調(tiao)整(zheng)驅(qu)動(dong)電(dian)流(liu)的(de)大(da)小(xiao)可(ke)以(yi)用(yong)最(zui)小(xiao)的(de)變(bian)動(dong)來(lai)實(shi)現(xian)我(wo)們(men)對(dui)於(yu)信(xin)號(hao)波(bo)形(xing)的(de)調(tiao)整(zheng)。在(zai)查(zha)看(kan)產(chan)品(pin)PCB的同時我們還發現了另一個問題,RDAC電阻並沒有放置在輸入PIN附近,而是放到了遠端的USB部分,之間的走線長達4000MIL。從事過PHY設計的工程師都知道,對於驅動偏置電阻的處理,應該最大限度的接近輸入PIN,並保證地的幹淨,原廠的Layout Guide 也會進行重點說明。這也許不是造成輸出信號邊沿過緩的直接原因,但肯定會影響到信號波形的穩定性和單調性。是需要慎重處理的。
congyantuchubufenxilaikan,fasongxinhaodefuduyinggaishimanzuyaoqiude。danshikeyimingxiandefaxianxinhaobianyanhaishibijiaohuan,erqiecongdangeboxinglaikanbianyanyoubudantiaodewenti。fangandeyuanchangshiyijiatongxunyeneizhuanzhuyuIPkuandaijiejuefangandeguojixingdagongsi,qiyitaiwangmokuaibufenyinggaijingguoxiangxiyanzhengguo。zuidadekenengshiercikaifaguochengzhongbanjixitongshejishideyixieguanjianjishucanshudepeihewenti。gongchengshizaijinxinglexinhaofuduyijishangshengxiajiangshijiandengxijiezhibiaodeceshizhihouzhengminglezhiqiandepanduan,xinhaodefudushimanzuyaoqiude,danxinhaodeshangshengxiajiangshijianyuqitadefanganxiangbiqueshidale(此方案的信號上升下降時間在4.3nS~4.6nS區間,雖然滿足標準中要求的3~5nS。但根據係統容差設計原則,芯片設計人員通常會將Slew Rate調整在4nS左右,確保上下區間調整地最大容限。)。如(ru)何(he)改(gai)進(jin)需(xu)要(yao)信(xin)號(hao)的(de)發(fa)送(song)接(jie)收(shou)回(hui)路(lu)進(jin)行(xing)一(yi)個(ge)係(xi)統(tong)的(de)分(fen)析(xi)了(le)。通(tong)過(guo)對(dui)網(wang)口(kou)技(ji)術(shu)指(zhi)標(biao)的(de)量(liang)測(ce)分(fen)析(xi),目(mu)前(qian)最(zui)主(zhu)要(yao)的(de)問(wen)題(ti)在(zai)於(yu)信(xin)號(hao)的(de)邊(bian)沿(yan)比(bi)較(jiao)緩(huan),並(bing)且(qie)存(cun)在(zai)不(bu)單(dan)調(tiao)的(de)問(wen)題(ti),最(zui)可(ke)能(neng)的(de)原(yuan)因(yin)是(shi)傳(chuan)輸(shu)回(hui)路(lu)容(rong)性(xing)負(fu)載(zai)過(guo)大(da)以(yi)及(ji)驅(qu)動(dong)不(bu)足(zu)。可(ke)以(yi)從(cong)這(zhe)兩(liang)個(ge)方(fang)麵(mian)入(ru)手(shou)解(jie)決(jue)。
[page]
1)信號差分線對及阻抗匹配,網口的差分走線的阻抗控製和耦合處理我司在Layout這一塊的應該已經很成熟了,而且此款方案采用芯片內部匹配網絡,沒有外部匹配元件。所以暫不進行這一塊的分析。
2)傳輸變壓器,工程師將一款測試通過的產品的Transformer與當前單板的Transformer進行互換後測試結果一致,眼圖測試依然不通過。(請注意這裏並沒有對變壓器進行變比以及差損,回損等技術指標的測試)
3)收發器驅動偏置電阻,也就是我們經常會看到的RDAC,也有叫RSET或(huo)其(qi)他(ta)的(de)。這(zhe)是(shi)原(yuan)廠(chang)為(wei)開(kai)發(fa)人(ren)員(yuan)提(ti)供(gong)的(de)設(she)定(ding)收(shou)發(fa)器(qi)驅(qu)動(dong)電(dian)流(liu)大(da)小(xiao)的(de)硬(ying)配(pei)置(zhi)節(jie)點(dian),可(ke)以(yi)根(gen)據(ju)實(shi)際(ji)的(de)單(dan)板(ban)設(she)計(ji)和(he)元(yuan)件(jian)參(can)數(shu)進(jin)行(xing)調(tiao)整(zheng)以(yi)實(shi)現(xian)對(dui)於(yu)標(biao)準(zhun)的(de)擬(ni)合(he)。這(zhe)是(shi)對(dui)信(xin)號(hao)波(bo)形(xing)影(ying)響(xiang)最(zui)大(da)的(de)部(bu)分(fen),在(zai)不(bu)對(dui)設(she)計(ji)進(jin)行(xing)大(da)的(de)變(bian)動(dong)的(de)情(qing)況(kuang)下(xia),通(tong)過(guo)調(tiao)整(zheng)驅(qu)動(dong)電(dian)流(liu)的(de)大(da)小(xiao)可(ke)以(yi)用(yong)最(zui)小(xiao)的(de)變(bian)動(dong)來(lai)實(shi)現(xian)我(wo)們(men)對(dui)於(yu)信(xin)號(hao)波(bo)形(xing)的(de)調(tiao)整(zheng)。在(zai)查(zha)看(kan)產(chan)品(pin)PCB的同時我們還發現了另一個問題,RDAC電阻並沒有放置在輸入PIN附近,而是放到了遠端的USB部分,之間的走線長達4000MIL。從事過PHY設計的工程師都知道,對於驅動偏置電阻的處理,應該最大限度的接近輸入PIN,並保證地的幹淨,原廠的Layout Guide 也會進行重點說明。這也許不是造成輸出信號邊沿過緩的直接原因,但肯定會影響到信號波形的穩定性和單調性。是需要慎重處理的。

圖4 RDAC走線連接圖
收發器驅動偏置機理分析:
係統設計人員都知道,以太網收發器的輸出采用的是差分電流驅動,從收發器驅動偏置原理框圖,見圖5,可以進一步展開分析,收發器驅動電流可以通過帶隙電壓源與外部設定基準的比較來設定。收發器驅動電流(I_driver) 是從內部帶隙和外部基準鏡像過來。U1/Q3/RDAC/Bandgap組成了一個簡單的比較控製環路實現基準單位電流的設定,例如帶隙基準電壓設定為Vbg=1.24V,RDAC取值為1.24K。這時通過比較器U1以及MOS管Q3反饋環路是確保穩定1mA(I_bias)的基準電流。而Q1/Q2/Current _Source組成了比例鏡像電流源。可以通過設計保證I_driver=N*I_bias,N是設定的比例鏡像因子。我們假定為20,通過公式可以計算I_driver=20*I_bias=20mA,這就是我們差分驅動的輸出電流了。介紹到這裏,大家都應該清楚了,我們可以通過調整RDAC的電阻大小實現基準單位電流的設定,進而達到調整差分驅動電流的目的。例如我們將RDAC調整為1K,則基準單位電流則變為I_Bias=1.24mA,同步的I_driver變為20*1.24mA=24.8mA,輸出信號電平的幅度也會增大。實際的調測結果也是這樣,可以解決信號邊沿碰觸模板的問題。

圖5 收發器驅動偏置原理框圖
經過研發與測試工程師的討論,在目前不改動係統設計的前提下,采用微調RDAC電阻的方法來增大信號輸出電平幅度以解決信號眼圖的問題。經過調整後,眼圖測試通過,波形見圖6。

圖6 以太網口測試眼圖_PASS
三 測試總結
(1) 作zuo為wei係xi統tong設she計ji人ren員yuan,對dui子zi係xi統tong功gong能neng的de了le解jie以yi及ji信xin號hao回hui路lu模mo型xing的de理li解jie是shi我wo們men進jin行xing係xi統tong定ding性xing分fen析xi的de根gen本ben,而er對dui於yu內nei部bu電dian路lu的de深shen入ru研yan究jiu是shi我wo們men進jin行xing係xi統tong指zhi標biao設she計ji量liang化hua的de基ji礎chu。這zhe對dui於yu我wo們men的de工gong程cheng師shi提ti出chu了le更geng高gao更geng深shen入ru的de要yao求qiu。
(2) 對於PHY收發器的設計,其驅動偏置電阻應盡量靠近設定管腳擺放,避免出現基準不穩定和誤差的出現
以(yi)太(tai)網(wang)電(dian)路(lu)設(she)計(ji)對(dui)於(yu)我(wo)們(men)來(lai)說(shuo)是(shi)比(bi)較(jiao)常(chang)規(gui)和(he)熟(shu)悉(xi)的(de)設(she)計(ji),但(dan)我(wo)們(men)真(zhen)的(de)理(li)解(jie)和(he)掌(zhang)握(wo)了(le)其(qi)內(nei)部(bu)原(yuan)理(li)以(yi)及(ji)架(jia)構(gou)嗎(ma)。想(xiang)要(yao)更(geng)深(shen)入(ru),將(jiang)會(hui)遇(yu)到(dao)更(geng)多(duo)的(de)挑(tiao)戰(zhan),希(xi)望(wang)本(ben)文(wen)可(ke)以(yi)給(gei)到(dao)我(wo)們(men)的(de)係(xi)統(tong)設(she)計(ji)人(ren)員(yuan)一(yi)些(xie)啟(qi)發(fa)。
[參考文獻]
1:以太網收發器工作原理及其信號質量測試,ShenZhen GongJin Electronic Co.
2:Ethernet solution-QualiPHY ,LeCroy Corporation
(1) 作zuo為wei係xi統tong設she計ji人ren員yuan,對dui子zi係xi統tong功gong能neng的de了le解jie以yi及ji信xin號hao回hui路lu模mo型xing的de理li解jie是shi我wo們men進jin行xing係xi統tong定ding性xing分fen析xi的de根gen本ben,而er對dui於yu內nei部bu電dian路lu的de深shen入ru研yan究jiu是shi我wo們men進jin行xing係xi統tong指zhi標biao設she計ji量liang化hua的de基ji礎chu。這zhe對dui於yu我wo們men的de工gong程cheng師shi提ti出chu了le更geng高gao更geng深shen入ru的de要yao求qiu。
(2) 對於PHY收發器的設計,其驅動偏置電阻應盡量靠近設定管腳擺放,避免出現基準不穩定和誤差的出現
以(yi)太(tai)網(wang)電(dian)路(lu)設(she)計(ji)對(dui)於(yu)我(wo)們(men)來(lai)說(shuo)是(shi)比(bi)較(jiao)常(chang)規(gui)和(he)熟(shu)悉(xi)的(de)設(she)計(ji),但(dan)我(wo)們(men)真(zhen)的(de)理(li)解(jie)和(he)掌(zhang)握(wo)了(le)其(qi)內(nei)部(bu)原(yuan)理(li)以(yi)及(ji)架(jia)構(gou)嗎(ma)。想(xiang)要(yao)更(geng)深(shen)入(ru),將(jiang)會(hui)遇(yu)到(dao)更(geng)多(duo)的(de)挑(tiao)戰(zhan),希(xi)望(wang)本(ben)文(wen)可(ke)以(yi)給(gei)到(dao)我(wo)們(men)的(de)係(xi)統(tong)設(she)計(ji)人(ren)員(yuan)一(yi)些(xie)啟(qi)發(fa)。
[參考文獻]
1:以太網收發器工作原理及其信號質量測試,ShenZhen GongJin Electronic Co.
2:Ethernet solution-QualiPHY ,LeCroy Corporation
特別推薦
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
技術文章更多>>
- 三星上演罕見對峙:工會集會討薪,股東隔街抗議
- 摩爾線程實現DeepSeek-V4“Day-0”支持,國產GPU適配再提速
- 築牢安全防線:智能駕駛邁向規模化應用的關鍵挑戰與破局之道
- GPT-Image 2:99%文字準確率,AI生圖告別“鬼畫符”
- 機器人馬拉鬆的勝負手:藏在主板角落裏的“時鍾戰爭”
技術白皮書下載更多>>
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索
Tektronix
Thunderbolt
TI
TOREX
TTI
TVS
UPS電源
USB3.0
USB 3.0主控芯片
USB傳輸速度
usb存儲器
USB連接器
VGA連接器
Vishay
WCDMA功放
WCDMA基帶
Wi-Fi
Wi-Fi芯片
window8
WPG
XILINX
Zigbee
ZigBee Pro
安規電容
按鈕開關
白色家電
保護器件
保險絲管
北鬥定位
北高智

