中心議題：

• 汽車顯示器接口設計關鍵技術分析

解決方案：

• 增強的信號調理能力
• 增強的診斷能力

IMS Research的調查顯示，帶有視頻功能的汽車音響主機的數量將會由2006年的850萬台增長到2015年的2660萬wan台tai。為wei了le既ji能neng向xiang駕jia駛shi員yuan提ti供gong信xin息xi，又you不bu分fen散san其qi注zhu意yi力li
，顯xian示shi器qi需xu要yao安an裝zhuang在zai遠yuan離li汽qi車che音yin響xiang主zhu機ji的de位wei置zhi
，並bing將jiang畫hua麵mian投tou影ying到dao擋dang風feng玻bo璃li的de背bei麵mian。這種結合了圖像源和麵板的視頻接口正在越來越多地從模擬視頻技術轉向質量更高的RGB(紅綠藍)數字視頻格式，後者已成為LCD顯示器中使用的標準接口。前端顯示應用的電纜長度通常保持在1到3米的範圍內，而後座娛樂(RSE)單元的電纜則需要達到8米甚至更長。這種連接支持千兆位/秒的數據傳輸速率，遠超過傳統車載網絡的波特率，並可以利用點對點串行器/解串器(SerDes)解jie決jue方fang案an完wan美mei實shi現xian。與yu傳chuan輸shu一yi路lu較jiao寬kuan的de並bing行xing視shi頻pin總zong線xian相xiang比bi，這zhe種zhong芯xin片pian組zu大da大da降jiang低di了le傳chuan輸shu線xian和he連lian接jie器qi的de引yin腳jiao數shu量liang
，從cong而er實shi現xian了le出chu眾zhong的de係xi統tong級ji優you勢shi。

為滿足汽車顯示器接口方麵的嚴苛要求
，比如高數據吞吐量、超薄布線、高級信號調節

、可檢測性以及超低EMI(電磁幹擾)等。美國國家半導體(NS)公司開發出DS90UR905/6 和DS90UR907/8 SerDes芯片組，該產品是能將分辨率從QVGA(400 x 240)擴展到24位色深的XGA(1024 x 768)的嵌入式時鍾SerDes解(jie)決(jue)方(fang)案(an)。寬(kuan)範(fan)圍(wei)的(de)像(xiang)素(su)時(shi)鍾(zhong)頻(pin)率(lv)使(shi)汽(qi)車(che)製(zhi)造(zao)商(shang)隻(zhi)需(xu)在(zai)其(qi)整(zheng)個(ge)車(che)型(xing)係(xi)列(lie)中(zhong)采(cai)用(yong)一(yi)個(ge)數(shu)字(zi)視(shi)頻(pin)顯(xian)示(shi)接(jie)口(kou)方(fang)案(an)，即(ji)可(ke)覆(fu)蓋(gai)從(cong)雙(shuang)畫(hua)麵(mian)的(de)小(xiao)儀(yi)表(biao)盤(pan)麵(mian)板(ban)、中控台的LCD到更大尺寸的RSE顯示器應用。

視頻應用和SerDes概念

SerDes組件的目標應用領域是平板顯示器鏈路接口
，它可以通過一根較長的串行電纜把圖像主機與顯示器連接起來。典型的例子包括：中央信息顯示器(CID)、儀表盤、頭枕上的娛樂顯示器或為後座乘客準備的車頂下降式顯示模塊，如圖1所示。這些新型芯片組是NS推出的"FPD-Link II"係列產品中的一組，它們可以將一個視頻源的27位數字RGB色彩信息和時間控製信號轉換成一個嵌入了時鍾信息的單一串行數據流在雙絞線上傳輸。芯片組在I/O(輸入/輸出)層采用高速的差分信號，也就是說，在"真"(正)端子上傳輸實際信號的同時，"互補"(負)端子上傳輸與之對應的相反極性信號。
圖2在係統層麵上描述了視頻傳輸的概念。除了顏色和時序位外
，還有一個可選的I2C控製接口，它可替代通過常規引腳帶選項實現的組件配置。芯片組支持18bpp(每像素位)或24bpp的色深。彩色顯示器使用3個子像素(紅、綠、藍)來定義一個單獨的像素。由於每個像素有18位(6位紅
，6位綠和6位藍)
，我們可以得到26.2萬種顏色。大多數人的眼睛可以看到1000萬種以上的顏色，這也就解釋了為什麼使用24bpp已成為趨勢：它能提供超過1600萬種顏色
，可實現更豐富的用戶體驗和平滑的顏色梯度。像素時鍾範圍現已極寬：頻率可從5MHz 到65MHz,這使得串行鏈路速率從140Mbps提高到1.82Gbps，涵蓋了汽車顯示器的全部主流分辨率。
並行LVCMOS輸入和輸出信號可以分別靈活地對準同步發射器輸入及接收器恢複輸出時鍾(PCLK)的上升沿或下降沿，這一特性大大簡化了串行器至圖像控製器以及解串器至LCD計時控製器的接口連接。在發射器並行時鍾周圍的一定頻段內，SerDes芯片組在"預同步"接收器的PLL時無需外部參考時鍾(石英或振蕩器)。甚至在一切可能的隨機數據模式傳輸過程中該同步都能得到保證，這被稱為"隨機數據鎖定"特性。這不僅節省了參考組件係統的成本，而且消除了另一個潛在的電磁幹擾源。該性能還可以實現"熱插拔"，即在不需要任何特殊排序或訓練模式的情況下，就可以對送往解串器的串行數據流執行斷言/取消斷言操作。
[page]
一旦接收器PLL鎖定在發射器的頻率下，即可由LOCK輸出標誌引腳顯示這一狀態，確保接收器輸出的數據完整性。DS90UR907/8芯片組具有DS90UR905/6芯片組的一切特性，兩耳區別在於輸入輸出不再是發送LVCMOS信號的並行總線
，而是遵照開放的工業標準"FPD-Link"。很多現代化的圖像控製器
、顯示定時控製器、ASIC和FPGA都支持這種"一級串行化"技術，它采用適合18bpp的3個數據通道，或者適合24bpp的4個數據通道
，每一個都有一路並行時鍾通道。電信號的發送遵循開放的ANSI/TIA/EIA-644A標準，該標準又稱作"LVDS"(低壓差分信號傳輸)。使用該接口技術代替常規LVCMOS的優勢在於：采用差分信號可降低電磁幹擾


，並減少組件的引腳數量
，如圖3所示。
FPD-Link II有效負載

在每一個像素時鍾周期內，28個"次符號"在差分I/O上經過時分多路複用，轉換成一個串行數據流。嵌入的有效負載包含24個顏色位、3個定時信號(水平同步-HS
、垂直同步-VS和數據使能-DE)以及附加位。互連線路速率為28x像素時鍾。在65MHz下，該速率轉化為1.82Gbps。串行數據流由前端的"CLK1"HIGH 位和末尾的"CLK0"LOW位限定，由此可在每一個幀之間實現高低電平的平穩過渡，令串行器的PLL可以參照其進行同步並提取嵌入的時鍾信息。兩個附加位("DCA"和"DCB"位)位於每一個幀中間
，它們包括嵌入在DCA 和 DCB位過渡過程的定時信號。有效負載位為了降低諧波電磁幹擾和改善信號質量，經過了隨機化、平衡和加擾處理
，同時為交流耦合建立了直流平衡。

由you於yu電dian纜lan連lian接jie越yue長chang，發fa射she器qi和he接jie收shou器qi模mo塊kuai之zhi間jian越yue有you可ke能neng出chu現xian接jie地di電dian位wei漂piao移yi

，交jiao流liu耦ou合he接jie口kou方fang案an則ze可ke通tong過guo在zai傳chuan輸shu線xian中zhong采cai用yong串chuan聯lian電dian容rong實shi現xian電dian勢shi解jie耦ou。串chuan行xing器qi中zhong的de直zhi流liu平ping衡heng編bian碼ma器qi和he相xiang應ying的de解jie串chuan器qi中zhong的de直zhi流liu平ping衡heng解jie碼ma器qi可ke在zai串chuan行xing鏈lian路lu上shang實shi現xian高gao低di位wei之zhi間jian的de均jun勻yun分fen布bu
，以yi防fang止zhiISI(符號間幹擾)效應和由電容引起的靜態模式的阻塞。通過在兩端配置電容，該方案也可以在電纜損壞或者對地或板上淨電壓出現短路時提供輸入/輸出短路保護。隨機化和不規則性不僅能保證良好的眼圖開度
，同時還能最小化互聯線路的電磁幹擾，總體來說其編碼效率高於85%。

增強的信號調理能力

信號調理技術在推動長距離高速連接方麵發揮了至關重要的作用，在串行器端采用了信號還原特性，圖4是一個信號還原操作的例子。這一串轉換的比特流
，依次為0
、1
、000和1，圖形頂部給出了單端(SE)波形，可以在真值和輸出端子處相對於地電位進行測量。圖形底部給出了差分(DIFF)信號，相當於在其端子範圍內接收器輸入端的差分電壓擺幅。對於第一次轉換
，發送的第一個信號是0，形成全差分擺幅。下一次轉換是一個1

，同樣是全電壓擺幅。接下來在C

、D和E時間幀中是一係列0
，其中第一個0是全電壓擺幅。隨著之後時隙D和E中第二個和第三個0的到來，幅值將會下降
，表示被信號"還原"了。因此電纜中的靜電荷將受到限製
，否則它將會隨著時間增強。這使得在時隙F發送的末位1又形成全差分擺幅。信號還原特性通常是在傳輸線路中平衡高低頻信號的內能。總體效果就是清晰的信號眼圖張開
，在由1或0組成的長序列之後是以一個單獨的比特位轉換。信號還原層是可編程的，以便為特定電纜媒介調整至最佳補償水平。 此外，信號還原特性在可調差分輸出電壓(Vod)方麵有不錯的效果，即它可以使長電纜傳輸的差分輸出電壓(Vod)加jia倍bei。信xin號hao還hai原yuan不bu需xu要yao大da幅fu降jiang低di接jie收shou器qi輸shu入ru的de信xin號hao幅fu度du就jiu能neng做zuo到dao信xin號hao恢hui複fu。解jie串chuan器qi的de輸shu入ru端duan集ji成cheng了le一yi個ge電dian纜lan均jun衡heng器qi，在zai再zai生sheng全quan部bu信xin號hao波bo形xing時shi，此ci功gong能neng相xiang對dui輸shu入ru信xin號hao而er言yan等deng同tong一yi個ge高gao通tong濾lv波bo器qi，可ke以yi部bu分fen消xiao除chu由you傳chuan輸shu媒mei介jie引yin起qi的de低di通tong濾lv波bo器qi效xiao應ying。均jun衡heng器qi在zai1.5dB到12dB的增益之間具有可編程性。當然


，所有增強的信號處理特性也可以協調使用，為長電纜傳輸中的無差錯數據恢複建立足夠的眼圖開度。
[page]
擴頻時鍾

解串器通過一塊集成可配置的擴頻時鍾(SSC)生成器得到增強。在接收器輸出總線端，這會導致輸出時鍾頻率和數據頻譜隨著時間推移而以幾十KHz的低調製率產生輕微變化。如圖5所示，頻率變化可以發生在名義像素時鍾中心頻率附近("中心擴頻調製")，或朝向更低的頻率("向下擴頻調製")。頻譜擴展百分比可高達±2%。擴頻時鍾將峰值能量分散在更寬的頻譜範圍內，從而大大降低了電磁幹擾噪聲水平

，而不是在同一時間點上、yihengdingpinlvlaizhuanhuansuoyoushuchu
，cishidefushezaoshengjizhongzaiyigezhaipinduannei，suoyoushuchushujudouyushuchushizhongtongbu，zheshideshujuheshizhongdedaoyouxiaokuozhan。tebieshiDS90UR906接收器輸出具有低壓(LV)CMOS接口選項
，可以大大降低電磁輻射。 增強的診斷能力

另一個特性是內建自測試(BIST)功能。在這種模式下
，發射器發送偽隨機碼序(PRBS)。接jie收shou器qi內nei部bu產chan生sheng同tong樣yang的de序xu列lie，並bing與yu接jie收shou的de位wei模mo式shi進jin行xing比bi較jiao。為wei了le在zai整zheng體ti測ce試shi時shi間jian和he需xu要yao驗yan證zheng的de最zui低di比bi特te誤wu碼ma率lv之zhi間jian找zhao到dao最zui佳jia折zhe衷zhong方fang案an，用yong戶hu可ke以yi控kong製zhiBIST的持續時間。在遇到有誤碼的有效負載時，PASS引腳會以時鍾方式進行切換。PASS引腳存放BERT(誤碼率測試)的最終結果。如果測試失敗
，說明出現了一個或多個負載錯誤;如果測試通過，說明PRBS序列的傳播和接收均無差錯。在鏈路遠端，BIST無需任何數據發生器、數據記錄或測量係統。汽車生產商可使用BIST模mo式shi來lai測ce試shi係xi統tong和he檢jian查zha鏈lian路lu運yun行xing。它ta還hai可ke以yi用yong作zuo係xi統tong開kai發fa階jie段duan的de試shi驗yan台tai，在zai沒mei有you視shi頻pin源yuan的de情qing況kuang下xia向xiang整zheng個ge鏈lian路lu發fa送song數shu據ju，同tong時shi僅jin在zai發fa射she器qi上shang施shi加jia時shi鍾zhong信xin號hao。在zai服fu務wu或huo故gu障zhang排pai除chu階jie段duan
，可ke利li用yong係xi統tong測ce試shi來lai驗yan證zheng鏈lian路lu正zheng常chang工gong作zuo
，以yi此ci在zai主zhu機ji或huo顯xian示shi端duan上shang鎖suo定ding問wen題ti範fan圍wei。最zui終zhong當dang汽qi車che啟qi動dong後hou
，顯xian示shi接jie口kou可ke進jin行xing例li行xing檢jian查zha並bing驗yan證zheng連lian接jie性xing。

更多增強功能

gengduozengqianggongnengbaokuojichengdezhongduandianzu
，tajiangdiledianlubanshejidefuzaxing，shichengbengengdi，banjikongjiangengxiao。jiechuanqideshuruduantigongleyigezhongduangongmolvboqiyinjiao。jianyiyonghujianggongmoyinjiaotongguodianrongjiediyiquebaowending，bingbaozhengpinlvlvchugongmodianya。zhejiangjianshaoduiwaijiedediancifusheshuiping
，tongshikeyitigaoduiwaijiezaoshengyuandedikangnengli。tongchangtongguodadianliuzhuru(BCI)測試對數字視頻鏈路對外部幹擾的抵抗能力進行研究，利用電感將高達300mA的側電流調製到電纜屏蔽罩上。I/O 庫通過VDDIO供電
，1.8V或3.3V均可。這樣的靈活性可以利用低接口電平的優勢，並提供與下遊器件的兼容性。

一般來說，當在1.8V電壓下操作組件時，電磁幹擾水平也隨之降低。斷電情況下，解串器的輸出電壓狀態可以設置為三態(高阻)或低阻。像素時鍾(PCLK)狀(zhuang)態(tai)也(ye)可(ke)設(she)置(zhi)為(wei)三(san)態(tai)或(huo)低(di)阻(zu)，以(yi)選(xuan)擇(ze)停(ting)止(zhi)內(nei)部(bu)振(zhen)蕩(dang)器(qi)。在(zai)後(hou)者(zhe)的(de)情(qing)況(kuang)下(xia)，無(wu)論(lun)是(shi)否(fou)有(you)輸(shu)入(ru)信(xin)號(hao)
，時(shi)鍾(zhong)輸(shu)出(chu)會(hui)一(yi)直(zhi)存(cun)在(zai)。當(dang)接(jie)口(kou)僅(jin)與(yu)短(duan)距(ju)離(li)的(de)輕(qing)負(fu)載(zai)總(zong)線(xian)連(lian)接(jie)時(shi)，接(jie)收(shou)器(qi)驅(qu)動(dong)強(qiang)度(du)(RDS)特性可以最小化輸出總線的電流消耗，減慢輸出邊緣轉換率並最終降低電磁幹擾。芯片組支持-40℃ 到 +105℃的超寬溫度範圍，可適用於不同工作環境下的各種汽車電子係統。這些芯片組采用LLP封裝，占用的空間很小
，並通過了RoHS認證和AEC-Q100 Grade 2標準的全麵汽車應用認證。

本文小結

新型DS90UR905/6 和DS90UR907/8 FPD-Link II型芯片組具有許多係統優勢和增強特性。並行視頻總線通過一個嵌入式時鍾串行化到一個單組中，這降低了係統成本，消除了時鍾/數據偏斜問題，減少了噪聲，並將鏈路延伸至遠途電纜距離。芯片組支持從QWVGA到24位色深XGA的所有普通汽車LCD分辨率。為了促進係統設計、合格審定和批準，設計人員能將更多注意力集中到如何降低EMI的特性上。這樣可以在不犧牲可靠性的情況下盡可能降低防護要求的成本。診斷BIST模式有利於工廠測試和實際應用，對故障排除的測試和診斷也有益處。作為FPD-Link II係列產品中的第三代芯片組
，其組件基於已驗證和可信賴的IP協議

，並且與前幾代芯片組後向兼容。FPD-Link II芯片組係列代表了針對汽車行業進行優化並支持真正即插即用的方案，因為它與低密度線路結合使用時不影響性能，且帶寬高、功耗低
、低EMI、耐用並可實現自主鏈路同步。