中心議題：

• FPGA測試方案
• FPGA測試已經成為業界關注的焦點

解決方案：

• 測試工具的選擇和應用
• 邏輯分析儀和MSO混合示波器是FPGA的主要外部測試工具

• 通過示波器進行眼圖和抖動測試

大容量、高速率和低功耗已成為FPGA的發展重點。

嵌入式邏輯分析工具無法滿足通用性要求
，外部測試工具可以把FPGA內部信號與實際電路聯合起來觀察係統真實運行情況。

隨著FPGA技術的發展，大容量
、高速率和低功耗已經成為FPGA的發展重點
，也對FPGA測試提出了新的需求。本文根據FPGA的發展趨勢
，討論了FPGA測試麵臨的挑戰，並提出了基於測試儀表的FPGA測試方案。

FPGA處於高速發展期

FPGA技術正處於高速發展時期。目前其產品的應用領域已經擴展到通信、消費電子
、汽車電子

、工業控製

、測試測量等各個領域。從長遠來看，FPGA的發展呈如下趨勢：

第一，更大容量。容量是FPGA最基本的技術參數

，也是市場發展的焦點。每次新工藝芯片的發布，都意味著芯片容量的增加，也都會為FPGA拓展新的應用領域。因此，無論是哪個FPGA廠家
，哪種類型的產品，都在瞄準這個方向而努力。

第二，更高速度。隨著多媒體技術的廣泛應用，當今大多數係統的瓶頸是數據引起的I/O帶寬問題。為了進一步推廣FPGA的應用，當今流行的FPGA都可以提供各種高速總線。而為了解決高速數據傳輸的問題，FPGA通過集成SerDes提供高速串行I/O，為各種不同標準的高速傳輸提供極大的靈活性。

第三，更強的動態可編程能力。隨著FPGA的廣泛應用
，FPGApingtaijianjianchengweibufenxitongdehexin。ersuizhexitongriyifuzahexingnengjinyibutigao，buduansuoduandechanpinshengmingzhouqiheshangshishijian，buduanwanshandexieyibiaozhun，yijibuduantichudepingtaiyouhuaxuqiu，douxuyaoFPGA具有更強的動態編程能力。

第四，低功耗。功耗已經成為所有電子產品無法回避的主要問題。對於FPGA而言，功耗也是其無法取代專業ASIC的一個主要原因。這也直接決定了所有以電池供電的手持式應用都基本無法直接使用FPGA，如智能手機

、平板電腦等主流消費電子類產品。

FPGA測試成業界重點

相比於FPGA芯片的飛速發展，對於FPGA的測試已經越來越成為業界的重點和難點。簡單而言，對FPGA測試的挑戰主要在如下幾個方麵：

第一
，FPGA功能的不確定性。FPGA電路結構與一般ASIC電路不同，在沒有進行編程下載配置前，FPGA的功能是不確定的。這也是為什麼FPGA無法完全采用ASIC測試方案的原因。要完成FPGA的測試需要對FPGA進行編程，使芯片實現相應的邏輯功能，並在I/O上施加相應的測試向量，再通過相應工具判斷其響應是否正確。因此，采用何種測試電路
、何種測試方案及測試向量，如何利用測試工具使編程次數和編程速度最少

，是短時間內完成FPGA測試的主要問題。
[page]
第二，測試工具的選擇和應用。嵌入式邏輯分析工具和外部測量工具是很多客戶的選擇。簡單而言：嵌入式邏輯分析工具一般由FPGA廠家自行提供

，其優點在於價格便宜，但卻無法具有測試所需的通用性要求。而且從分析方式、存cun儲chu能neng力li等deng角jiao度du來lai看kan
，嵌qian入ru式shi邏luo輯ji分fen析xi工gong具ju都dou弱ruo於yu通tong用yong性xing更geng強qiang的de外wai部bu測ce試shi工gong具ju。而er對dui於yu外wai部bu測ce試shi工gong具ju而er言yan

，除chu了le可ke以yi提ti供gong更geng好hao的de通tong用yong性xing，也ye可ke以yi把baFPGA內部信號與實際電路聯合起來觀察係統真實運行的情況。當然，外部測試工具價格比較昂貴，也可以用於其他電路係統測試需求。

第三，高速信號的信號完整性和時鍾抖動分析。隨著FPGA工藝的發展，FPGA的I/O信號速率越來越高。對於高速I/O信(xin)號(hao)的(de)完(wan)整(zheng)性(xing)分(fen)析(xi)，我(wo)們(men)希(xi)望(wang)得(de)到(dao)最(zui)精(jing)確(que)的(de)特(te)性(xing)，也(ye)希(xi)望(wang)能(neng)夠(gou)對(dui)偶(ou)發(fa)的(de)錯(cuo)誤(wu)信(xin)號(hao)進(jin)行(xing)快(kuai)速(su)有(you)效(xiao)的(de)捕(bu)捉(zhuo)和(he)獲(huo)取(qu)。在(zai)此(ci)基(ji)礎(chu)上(shang)

，高(gao)靈(ling)敏(min)度(du)的(de)檢(jian)測(ce)工(gong)具(ju)也(ye)是(shi)保(bao)證(zheng)高(gao)速(su)信(xin)號(hao)完(wan)整(zheng)性(xing)必(bi)不(bu)可(ke)少(shao)的(de)手(shou)段(duan)。另(ling)外(wai)
，利(li)用(yong)FPGA實現大型設計時，可能需要FPGA具有以多個時鍾運行的多重數據通路
，這種多時鍾FPGA設計必須特別小心。在實際使用過程中，由於參考時鍾穩定性
、內部PLL、並串轉換和高速輸出緩存以及硬件電路本身的噪聲都會引起時鍾抖動。因此對時鍾的測試也是FPGA非常重要的部分。

基於外部測試工具提供方案

ceshiyibiaochangshangzhuyaotigongjiyuwaibuceshigongjudeceshijiejuefangan

，keyimanzurugaosuxinhaodewanzhengxingjixitongshizhongdoudongdexiangguanceshixuqiu
，cishishiyongdezhuyaoceshiyibiaoweishiboqi。

對dui信xin號hao進jin行xing高gao保bao真zhen測ce試shi
，對dui於yu示shi波bo器qi而er言yan
，需xu要yao高gao性xing能neng的de射she頻pin前qian端duan以yi保bao證zheng檢jian測ce信xin號hao的de靈ling敏min度du及ji優you異yi的de本ben底di噪zao聲sheng。此ci外wai，相xiang比bi於yu傳chuan統tong模mo式shi通tong過guo交jiao錯cuo技ji術shu由you多duo個geADC實現的高采樣率係統，單核高采樣率ADC可以保證最小的信號失真和提高測試的動態範圍
，並且進一步提升測試的有效比特位以達到信號完整性分析的目的。

duigaosuchuanxingxinhaoheshizhongjinxingceshiheyanzheng，zuijibendegongjushitongguoshiboqijinxingyantuhedoudongceshi。yinweiyantunenggoufeichangzhiguandefanyingyitiaobeicexinhaolujingshangdezhengtixinhaozhiliangwenti。

使shi用yong示shi波bo器qi對dui高gao速su信xin號hao進jin行xing測ce試shi，帶dai寬kuan是shi其qi最zui基ji本ben的de需xu求qiu。根gen據ju信xin號hao的de傳chuan輸shu速su率lv和he上shang升sheng時shi間jian

，盡jin量liang選xuan擇ze高gao帶dai寬kuan的de示shi波bo器qi
，這zhe樣yang測ce試shi結jie果guo才cai能neng保bao留liu足zu夠gou多duo的de諧xie波bo分fen量liang，構gou建jian高gao精jing度du的de眼yan圖tu測ce試shi結jie果guo。通tong過guo示shi波bo器qi進jin行xing眼yan圖tu和he抖dou動dong測ce試shi時shi，采cai集ji的de數shu據ju量liang的de大da小xiao非fei常chang關guan鍵jian，高gao速su內nei存cun不bu僅jin決jue定ding了le測ce試shi樣yang本ben數shu目mu的de多duo少shao，也ye決jue定ding了le示shi波bo器qi能neng夠gou測ce試shi的de抖dou動dong的de頻pin率lv範fan圍wei。

除示波器外
，對於多路被測信號而言，邏輯分析儀和MSO混合示波器也是FPGA的主要外部測試工具，其工作原理與示波器基本一致。而相應工具包的使用，也可以大大提高外部測試的準確性和工作效率。

FPGA測試已經成為業界關注的焦點，基於外部測試工具，目前R&S的RTO已經可以提供高速信號完整性分析及抖動測試方案，以滿足客戶的測試需求。