youyuxitongshiyongdedanpianjijinjinyikaozishengongnengbunengmanzuxitongdeyaoqiu，xuyaoyingyongwaibujiekouxinpianduiqigongnengjinxingkuozhan。erzongxianshidanpianjihewaibugezhongjiekouxinpianjinxingshujujiaohuandetongdao，zongxiandekekaoxingzhijieguanxidaoxitongdekekaoxing
，xitongzhuyaocaiquyixiacuoshilaitigaozongxiandekangganraonengli。

采用三態門式總線驅動器提供總線的抗幹擾能力。總線驅動器使用TTL型三態緩衝門電路74LS245，74LS245可用於雙向驅動。三態門緩衝器能減少分布電容與電感對總線工作的影響，在總線上可連接400個芯片，其總線抗幹擾能力比OC(集電極開路)門大約大10倍，可驅動100m的線。

zongxianjieshouduanjiashimitedianluzuohuanchongqikangganrao。zaijieshouduanyinshuabanchazuofujianjiashimitedianlulaizuohuanchongqi，keyilvchuwaibuzaosheng，tigaozongxiandekangganraoxingneng。

 

8031的總線由三態輸出器件構成的，在三態驅動器(D)都是高阻抗時是不穩定的。可使用上拉電阻，將總線通過5kΩ電阻R接到電源，使其在瞬間處於穩定的高電位，從而增強抗幹擾能力。
 

改善總線的負載平衡，提高係統可靠性。給動態RAM加旁路電容，每片動態RAM的供電端上對地並接一個0.1μF的電容以抑製幹擾
，同時盡量縮短電源線和地線的印刷電路板布線。在靜態RAM電dian路lu中zhong，使shi電dian流liu流liu動dong印yin刷shua線xian跳tiao板ban的de各ge處chu都dou比bi較jiao均jun勻yun
，不bu讓rang電dian流liu變bian動dong大da的de區qu域yu在zai印yin刷shua電dian路lu板ban各ge處chu頻pin繁fan移yi動dong。使shi存cun儲chu器qi存cun取qu瞬shun間jian所suo產chan生sheng的de噪zao聲sheng電dian壓ya峰feng值zhi變bian小xiao。

 

 

 

時鍾電路產生CPU的工作時序脈衝，是正常工作的關鍵。時鍾信號被幹擾後將導致CPU的工作時序發生紊亂
，使得係統不能正常工作。
 

shizhongxinhaobujinshiduizaoshengganraozuimingandebuwei，tongshiyeshidanpianjixitongdezhuyaozaoshengyuan。danpianjideshizhongxinhaoweipinlvhengaodefangbo
，youyuqipinlvxiangtongdezhengxianjiboheqibeipinzhengxianbodiejiaercheng。pinlvyuegao，yuerongyifashechuquchengweizaoshengyuan。ciwai
，shizhongpinlvyuegao
，xinxichuanshuxianshangxinxibianhuanpinlvyeyuegao

，zhishixianjianchuanrao
、fansheganraoyijigonggongzukangganraojiaju。yiner，zaimanzuxitonggongnengdeqiantixia，yingjinliangjiangdishizhongpinlv，zheduijiangdixitongdediancifashe，tigaoxitongdekangganraoxingnengjiweiyouli。

係統的嵌入式控製係統時鍾電路的抗幹擾設計主要有以下幾步。

● 時鍾脈衝電路盡量靠近CPU，引線盡量短而粗。

● 用地線包圍振蕩電路，晶體外殼接地。

● 晶振電路電容性能穩定
，容量準確且遠離發熱元件。

● 印刷電路板上大電流信號線

、電源變壓器遠離晶振信號的連線。

● 對於外部時鍾源電路，對其芯片電源采取濾波措施。

● 時鍾電路為其他芯片提供時鍾信號時，采用隔離和驅動措施。

 

 

zaiqianrushikongzhixitongshejizhong
，fuweidianludeshejifeichangzhongyao，yinweidanpianjiyingyongxitonggongzuoshi，huijingchangyaoqiujinrufuweigongzuozhuangtai，yineryaoqiufuweidianlubixuzhunque、可靠地工作，其複位狀態與應用係統的複位狀態是密切相關的。
 

單片機的複位是靠外部電路實現的，在時鍾電路工作後
，隻要在單片機的RST引腳上出現24個振蕩脈衝(2個機器周期)以上的高電平，單片機就實現初始化狀態複位。為了保證係統可靠的複位，在設計複位電路時，要使RST引腳保持10ms以上的高電平。隻要RST保持高電平，MCS-51單片機就循環複位;當 RST從高電平變為低電平以後，單片機就從0000H地址開始執行程序。在複位有效期間，ALE、PSEN、P0、P1、P2
、P3口引腳輸出高電平
，即使準雙向口皆處於輸入狀態，並將07H寫入棧指針SP(即設定堆棧底07H)。同時，將程序計數器PC和其餘的特殊功能寄存器清零(不定的位除外)。複位不能影響單片機內部的RAM狀態，但上電複位時，由於是重新供電，RAM在斷電時數據丟失，上電複位後為隨機數。複位後單片機的初始複位狀態如表1所示。

 

 

係統中采用程序運行監視電路設計來滿足係統的複位工作要求。程序運行監視通常都由各種類型的程序監視定時器WDT(Watch Dog Timer)，俗稱“看門狗”。WDT可保證程序非正常運行
，如程序“死機”時
，能及時進入複位狀態。WDT通常有三種類型：單片機內部的WDT功能單元;μP監視控製器件的WDT電路;單片機外部設置的WDT電路。本係統中
，我們使用單片機外部設置WDT電路。
 

圖1是外部WDT電路示意圖。WDT是一個帶有清除端CLR及溢出信號OF輸出的定時器。定時器由脈衝源PWDT、循環計數器、單穩態電路組成。PWDT提供循環計數器的計數脈衝，單穩態將循環計數器溢出信號轉換成單片機的複位脈衝WRST。

 

圖1：單片機外部WDT電路示意圖
 

係統使用的MAX813L與8031的接口電路如圖2所示。該電路可實現看門狗、電源故障監控的功能。MAX813L是一款帶有WDT和電壓監控功能的芯片
，其WDT功能可在輸入於1.6s內沒有變化時，產生複位輸出。同時
，電壓監控功能可以保證當電源電壓低於1.25V時，產生低掉電輸出。此外，MAX813L還能在上電時自動產生200ms寬的複位脈衝，並具備人工複位功能，可以給CPU提供良好的保護。

 

圖2：MAX813L與單片機8031的連接圖
 

通過把WO與WR直接相連接，一旦程序跑飛，WO將變為低電平，並保持140ms以上。該信號將使MAX813L複位
，同時清零看門狗定時器

，使RST引腳輸出高電平

，將單片機複位。200ms結束後
，單片機脫離複位狀態，重新恢複正常的程序運行。
 

上述的硬件“看門狗”用於解決主程序的死循環故障
，對於程序中出現的中斷故障，係統使用軟件“看門狗”來實現對中斷的發現和處理。軟件“看門狗”會在主程序中設置變量t0和t1。當T0發生一次中斷，將t0加1
，T1發生一次中斷，將t1加1。在主程序的功能模塊開始處記錄下t0
、t1的de當dang前qian值zhi

，設she置zhi計ji數shu器qi的de計ji數shu周zhou期qi，使shi之zhi小xiao於yu功gong能neng模mo塊kuai的de執zhi行xing時shi間jian。這zhe樣yang，在zai功gong能neng模mo塊kuai的de執zhi行xing周zhou期qi內nei

，計ji數shu器qi肯ken定ding會hui發fa生sheng中zhong斷duan
，通tong過guo在zai功gong能neng模mo塊kuai的de出chu口kou處chu檢jian測ce這zhe種zhong變bian化hua來lai確que定ding是shi否fou發fa生sheng了le中zhong斷duan關guan閉bi情qing況kuang

，並bing進jin行xing故gu障zhang的de處chu理li。

 

 

後向通道的抗幹擾主要是D/A轉換器即DAC的抗幹擾設計。在係統中主要采用以下步驟。

 

（1）采用多層PCB(印刷電路板)
，應(ying)用(yong)大(da)麵(mian)積(ji)的(de)地(di)線(xian)和(he)電(dian)源(yuan)線(xian)，在(zai)電(dian)路(lu)板(ban)的(de)裝(zhuang)配(pei)過(guo)程(cheng)中(zhong)不(bu)用(yong)插(cha)座(zuo)，直(zhi)接(jie)安(an)裝(zhuang)在(zai)電(dian)路(lu)板(ban)上(shang)。將(jiang)模(mo)擬(ni)電(dian)源(yuan)與(yu)數(shu)字(zi)電(dian)源(yuan)分(fen)開(kai)供(gong)電(dian)，分(fen)離(li)接(jie)地(di)，分(fen)別(bie)加(jia)以(yi)去(qu)耦(ou)。模(mo)擬(ni)地(di)與(yu)數(shu)字(zi)地(di)分(fen)離(li)並(bing)且(qie)近(jin)接(jie)於(yu)平(ping)麵(mian)地(di)。

（2）在電源和相應的地之間並聯跨接一個10μF的鉭電容和0.01μF的片狀電容，去耦電容近接D/A轉換器件的引腳，以對電源去耦。

（3）使用分段式電源結構器件，將幾個最高權位的電流源改為等值電流源
，由1位驅動一個最高權電流源(最大電流)改為驅動多個等值電流源，以抑製開關時間不統一造成的短時脈衝波形幹擾。

（4）在DAC輸入線和驅動器輸出線之間串接一個50Ω的電阻,減少數字輸入上的超調和瞬態幹擾。

（5）在輸出與地之間跨接一個5pF的電容，抑製數字量輸入的瞬時變化和開關不同步引起的尖鋒脈衝幹擾。

 

 

人機通道的抗幹擾設計主要包括按鍵電路的抗幹擾設計和LED顯示接口的抗幹擾設計。

係xi統tong的de按an鍵jian抗kang幹gan擾rao就jiu是shi在zai按an鍵jian確que認ren周zhou期qi中zhong使shi用yong連lian續xu多duo次ci的de采cai樣yang來lai判pan定ding按an鍵jian動dong作zuo。按an鍵jian確que認ren周zhou期qi應ying該gai大da於yu按an鍵jian變bian換huan周zhou期qi並bing遠yuan小xiao於yu一yi次ci按an鍵jian的de穩wen定ding周zhou期qi。

係統的LED顯示部分采用5位七段LED譯碼/驅動芯片MC14489。由於LED的接口在應用時，很容易受到其他電子設備的幹擾，使顯示內容易發生改變，我們還需對其進行抗幹擾設計。
 

源yuan部bu分fen加jia入ru雙shuang電dian容rong濾lv波bo，然ran後hou結jie合he軟ruan件jian設she計ji，在zai控kong製zhi腳jiao的de兩liang個ge步bu驟zhou程cheng序xu之zhi間jian加jia入ru一yi段duan延yan時shi
，使shi正zheng常chang信xin號hao的de頻pin譜pu向xiang低di頻pin部bu分fen集ji中zhong，以yi較jiao好hao地di通tong過guo濾lv波bo電dian容rong控kong製zhi腳jiao所suo要yao求qiu的de最zui小xiao電dian平ping寬kuan度du。

 

 

前向通道是單片機應用係統的信號采集通道，從信號的傳感、變換
、到單片機的輸入。在前向通道設計中主要考慮集成運算放大器的抗幹擾設計、運放電路抗幹擾裝配、多路開關的抗幹擾設計以及A/D轉換電路的抗幹擾設計。
 

集成運放的抗幹擾設計包括集成運放電路內部、外部噪聲的控製和集成運放電路共模噪聲控製。

運放電路抗幹擾裝配措施包括：

（1）將高輸入阻抗部分用銅箔線圍起來，並與電路的等電位低阻抗部分相接，由於隔離線和高輸入阻抗部分的電位相近，泄露電流很小。

（2）caiyongjueyuanxingnenghenhaodejusifuyixizhichengdejiexiandizuo，anzhuangzaiyinshuadianlubanshang，gaoshuruzukangbufenyedouzaicijiexianzhushangxianglian，yibaozhengxianludegaojueyuanxinghekangzhenxing。

（3）將電位器和固定電阻並聯，盡量采用線繞型大尺寸電位器。