你很想知道的：嵌入式工程師麵臨的挑戰-測試測量-電子元件技術網

你的位置：首頁 > 測試測量 > 正文

你很想知道的：嵌入式工程師麵臨的挑戰

發布時間：2014-11-20 責任編輯：sherryyu

【導讀】對dui嵌qian入ru式shi設she計ji工gong程cheng師shi來lai說shuo什shen麼me是shi他ta們men麵mian對dui的de挑tiao戰zhan呢ne？本ben文wen通tong過guo問wen卷juan調tiao查zha，對dui軟ruan件jian開kai發fa人ren員yuan及ji嵌qian入ru式shi工gong程cheng師shi來lai了le一yi個ge詢xun問wen，總zong結jie出chu了le以yi下xia四si個ge挑tiao戰zhan。

通過一係列的問卷調查可知：實際上對軟件開發人員，或者嵌入式工程師來講的話，他所麵臨的挑戰主要就是以下幾種：

第一大挑戰：

就是我怎麼樣去提高我的係統性能。因為以前分立器件的話，它的瓶頸除了在於CPU的處理性能，還在於器件與器件之間的一個接口的性能。比如說我怎樣把我處理的數據，無損的或者無丟失的傳到FPGA這一側。通過FPGA和外設傳到對端係統上麵去，這也是屬於係統性的一個考慮，就是說CPU的性能和接口性能。

第二大挑戰：

分立器件在整個單板上麵它的器件量是很大的，在功耗上麵也是一個很大的挑戰，現在大家都在說節能，針對以前傳統的FPGA，Altera Cyclone V是28納米，比以前它40納米的器件本身在功耗上就已經降低了40%

同時Cyclone V裏麵是一個雙核的ARM9，它在運行800兆的時候功耗是低於2瓦。

第三種挑戰：

減小電路板麵積已不是一個新的話題了。當你做了一個係統提升以後，你本身的電路板的麵積是可以減小的。

第四種挑戰：

所以說對嵌入式設計工程師或者說一個項目經理的話，提高係統性能、降低係統功耗、減小電路板麵積、降低係統成本他們所麵臨的四大需求或挑戰！就是整個以上的一個特性就可以保證你整個係統的成本的一個降低。

上一篇：開發人員必知：藍牙V4.1的那些事

下一篇：電子工程師速成法，電子菜鳥不得不知

特別推薦

技術文章更多>>

技術白皮書下載更多>>

熱門搜索

友情鏈接(QQ：317243736)

我愛方案網 ICGOO元器件商城創芯在線檢測芯片查詢天天IC網電子產品世界無線通信模塊控製工程網電子開發網電子技術應用與非網世紀電源網 21ic電子技術資料下載電源網電子發燒友網中電網中國工業電器網連接器礦山設備網工博士智慧農業工業路由器天工網乾坤芯電子元器件采購網亞馬遜KOL 聚合物鋰電池工業自動化設備企業查詢工業路由器元器件商城連接器 USB中文網今日招標網塑料機械網農業機械中國IT產經新聞網高低溫試驗箱

關閉

關閉