一般說來，他們首先要為自己的設計評估合適器件
；然後，使用硬件描述語言(HDL)設計，布局布線器件，最後，在投入生產之前，還要對整個FPGA進行調試。

 

對於許多設計，特別是工業和嵌入式市場的設計來說，可以選擇的FPGA實在多不勝數。在大多數情況下，決定選擇哪家FPGA供(gong)應(ying)商(shang)取(qu)決(jue)於(yu)其(qi)相(xiang)關(guan)的(de)軟(ruan)件(jian)開(kai)發(fa)經(jing)驗(yan)。雖(sui)然(ran)軟(ruan)件(jian)開(kai)發(fa)經(jing)驗(yan)也(ye)應(ying)該(gai)是(shi)考(kao)慮(lv)因(yin)素(su)，但(dan)是(shi)，更(geng)重(zhong)要(yao)的(de)因(yin)素(su)應(ying)該(gai)是(shi)調(tiao)試(shi)能(neng)力(li)及(ji)為(wei)加(jia)速(su)生(sheng)產(chan)提(ti)供(gong)的(de)支(zhi)持(chi)。目(mu)前(qian)，阿(e)爾(er)特(te)拉(la)(Altera)、萊迪思(Lattice)
、美高森美(Microsemi)和賽靈思(Xilinx)等供應商都提供許多FPGA調試工具，但是，設計人員對未來的FPGA設計策略進行評估時，應該考慮采用一種更智能的調試工具。

 

 

每個主要的FPGA供應商都提供邏輯分析儀作為調試工具。這是一種利用內部FPGA邏luo輯ji單dan元yuan和he嵌qian入ru式shi塊kuai存cun儲chu器qi來lai實shi施shi功gong能neng的de技ji術shu。設she計ji人ren員yuan可ke以yi規gui定ding監jian測ce哪na種zhong信xin號hao，並bing設she置zhi觸chu發fa器qi來lai告gao訴su邏luo輯ji分fen析xi儀yi何he時shi開kai始shi采cai集ji數shu據ju。邏luo輯ji分fen析xi儀yi設she置zhi好hao後hou
，設she計ji人ren員yuan必bi須xu重zhong新xin按an順shun序xu運yun行xing綜zong合he和he布bu局ju布bu線xian
，將jiang功gong能neng納na入ru到dao設she計ji中zhong。設she計ji重zhong新xin編bian譯yi和he重zhong新xin編bian程cheng後hou
，設she計ji人ren員yuan便bian可ke以yi開kai始shi觀guan察cha邏luo輯ji分fen析xi儀yi采cai集ji的de邏luo輯ji信xin號hao。

 

xuyaozhuyideshi，youyuzhexiexinhaoxuyaocaiyang，tamencaijidebingfeishujudeshishixingneng。luojifenxiyizhinengyiyunxuqicaijishujudesuduyunxing，bingjiangshujubaocunzaineibucunchuqinei。youyushejibixuzhongxinbianyiyicharuluojifenxiyi

，yinci，zheyiguochengshijishangkenengxiaochuzhengzaixunzhaodeloudong。suiranzhekanqilaisihubucuo，danshi，bulejieyuanwentishishenme，yiweizhehoumianzaizhixinghechenghebujubuxiancaozuoshi，wentikenenghuizaicichanshenghezhongxinchuxian。

 

盡(jin)管(guan)如(ru)此(ci)，設(she)計(ji)人(ren)員(yuan)能(neng)夠(gou)根(gen)據(ju)觸(chu)發(fa)條(tiao)件(jian)來(lai)查(zha)看(kan)信(xin)號(hao)狀(zhuang)態(tai)，這(zhe)樣(yang)做(zuo)確(que)實(shi)可(ke)以(yi)幫(bang)助(zhu)調(tiao)試(shi)設(she)計(ji)問(wen)題(ti)。采(cai)用(yong)邏(luo)輯(ji)分(fen)析(xi)儀(yi)是(shi)一(yi)個(ge)不(bu)斷(duan)迭(die)代(dai)的(de)過(guo)程(cheng)。設(she)計(ji)人(ren)員(yuan)查(zha)找(zhao)發(fa)生(sheng)的(de)問(wen)題(ti)

，進(jin)行(xing)更(geng)新(xin)，然(ran)後(hou)對(dui)設(she)計(ji)進(jin)行(xing)重(zhong)新(xin)編(bian)譯(yi)
，再(zai)審(shen)查(zha)新(xin)的(de)結(jie)果(guo)，然(ran)後(hou)重(zhong)複(fu)這(zhe)個(ge)過(guo)程(cheng)

，直(zhi)到(dao)發(fa)現(xian)漏(lou)洞(dong)。每(mei)個(ge)迭(die)代(dai)和(he)處(chu)理(li)每(mei)個(ge)具(ju)體(ti)漏(lou)洞(dong)所(suo)需(xu)的(de)時(shi)間(jian)都(dou)不(bu)同(tong)，由(you)於(yu)邏(luo)輯(ji)分(fen)析(xi)儀(yi)的(de)采(cai)樣(yang)速(su)度(du)，因(yin)此(ci)不(bu)一(yi)定(ding)可(ke)以(yi)找(zhao)到(dao)所(suo)有(you)問(wen)題(ti)。

 

 

由於邏輯分析儀在調試方麵的限製，業界設計了新一代調試工具，以加快FPGA和板的驗證。有些EDA供(gong)應(ying)商(shang)在(zai)綜(zong)合(he)工(gong)具(ju)內(nei)集(ji)成(cheng)了(le)邏(luo)輯(ji)分(fen)析(xi)儀(yi)功(gong)能(neng)
，縮(suo)短(duan)了(le)漏(lou)洞(dong)查(zha)找(zhao)迭(die)代(dai)的(de)時(shi)間(jian)
，能(neng)夠(gou)查(zha)看(kan)設(she)計(ji)和(he)使(shi)觸(chu)發(fa)設(she)置(zhi)更(geng)簡(jian)單(dan)。設(she)計(ji)人(ren)員(yuan)還(hai)可(ke)以(yi)更(geng)改(gai)設(she)計(ji)，使(shi)其(qi)自(zi)動(dong)映(ying)射(she)回(hui)到(dao)寄(ji)存(cun)器(qi)傳(chuan)送(song)級(ji)(RTL)代碼。為了節約內部FPGA資源
，有些EDA工具可以采集多組信號
，並將它們多路複用。在調試過程初期
，我們不知道問題的實際源頭時，這樣做很有幫助。新思科技(Synopsys)在其identify邏輯分析儀和Synplify綜(zong)合(he)工(gong)具(ju)中(zhong)已(yi)經(jing)實(shi)施(shi)了(le)這(zhe)些(xie)特(te)點(dian)。盡(jin)管(guan)他(ta)們(men)為(wei)調(tiao)試(shi)過(guo)程(cheng)提(ti)供(gong)了(le)這(zhe)些(xie)改(gai)進(jin)，但(dan)是(shi)
，這(zhe)些(xie)方(fang)法(fa)因(yin)需(xu)要(yao)重(zhong)新(xin)編(bian)譯(yi)，因(yin)而(er)影(ying)響(xiang)原(yuan)始(shi)設(she)計(ji)和(he)減(jian)慢(man)信(xin)號(hao)采(cai)集(ji)，所(suo)以(yi)受(shou)到(dao)限(xian)製(zhi)。

 

實際上，對工程師有幫助的
，除了邏輯分析儀，還有示波器。這種功能允許實時顯示器件內部信號。用探頭實時探測FPGA內的節點，強製賦予內部信號不同值，觀察對設計的即時影響，也是十分理想的。此外，探測內部存儲器的能力以及SERDES收發器探測點也是非常有用的。如果能夠提供所有這些能力而不影響FPGA設計，將顯著簡化調試過程。

 

這種方法的一個實例是美高森美Libero SoC軟件中的SmartDebug工具箱
，該工具箱與公司的SmartFusion2、IGLOO2和RTG4 FPGA一起使用。這個工具箱使設計人員能夠調試FPGA結構、存儲塊和SERDES
，就好象它們正在使用示波器一樣。采用這種智能調試

，可以利用內置在FPGAjiegouzhongdezhuanyongtancedian，xianzhejiakuaihejianhuatiaoshiguocheng。buxuyaoduishejijinxingzhongxinbianyijiukeyixuanzebutongdetancedian。zengqiangdetiaoshitediankefangwenrenheluojiyuanjian，shishejirenyuannenggoushishijianzhashuruheshuchuzhuangtai
，buyingxiangyonghudeFPGA設計。這些特點包括：

 

-現場探頭：允許采用兩個專用探頭，經配置用於觀察邏輯元件中任何輸入或輸出的探測點(圖1)。然後，探頭數據可發送到示波器或甚至重新引導回到FPGA結構，驅動內部邏輯分析儀。這些探測點是實時動態的。探測點可以通過軟件在運行中更改，不需要把FPGA重新編譯或重新編程。

 

-有源探頭：這(zhe)種(zhong)特(te)點(dian)允(yun)許(xu)動(dong)態(tai)異(yi)步(bu)讀(du)取(qu)或(huo)寫(xie)入(ru)觸(chu)發(fa)器(qi)或(huo)探(tan)測(ce)點(dian)。這(zhe)種(zhong)能(neng)力(li)使(shi)用(yong)戶(hu)能(neng)夠(gou)快(kuai)速(su)從(cong)內(nei)部(bu)觀(guan)察(cha)邏(luo)輯(ji)輸(shu)出(chu)或(huo)通(tong)過(guo)寫(xie)入(ru)探(tan)測(ce)點(dian)，快(kuai)速(su)實(shi)驗(yan)邏(luo)輯(ji)將(jiang)受(shou)到(dao)怎(zen)樣(yang)的(de)影(ying)響(xiang)。可(ke)將(jiang)任(ren)何(he)數(shu)量(liang)的(de)信(xin)號(hao)強(qiang)製(zhi)賦(fu)予(yu)到(dao)規(gui)定(ding)值(zhi)，正(zheng)如(ru)現(xian)場(chang)探(tan)頭(tou)一(yi)樣(yang)，不(bu)需(xu)要(yao)把(ba)FPGA重新編譯或重新編程。

 

-探頭插入：這用於在設計中插入其它探頭，將信號輸出到FPGA封裝引腳，以對設計進行評估和調試。這種特點確實需要增加布局布線，從而在I/O增加信號，但並不一定需要完整的重新編譯。

 

圖1 現場探頭使用實例(來源：美高森美)

 

FPGA設計人員把30%huogengduodeshijiantongchanghuazaitiaoshishang。genjuxiangmudeguimohezhuangtai，shenzhixuyaogengduodetiaoshishijian。youyutiaoshishejixuduodiedaizhouqi，keguanchaxinghekekongxingyouxian，jingchangyaozhongxinyunxingbujubuxian，shixushoulianhezhongxinbiancheng，yincitiaoshishifeichangtongkudegongzuo。yujinshiyongchuantongcharuluojifenxiyixiangbi
，zhinengtiaoshigongjushidegongchengshinenggougengkuaididuitamendeFPGA設計進行驗證。這些工具使得設計人員在整個設計中可以實時觀察信號和控製信號狀態
，顯著提高了調試速度。

 

zuijin，juyimingkehubaogao，tamencaiyongneibuluojifenxiyihualeyizhoushijianlaishitutiaoshiyigewenti。danzaicaiyongzhinengtiaoshigongjudaitihou，gongchengshijinjinzailianggexiaoshineijiuzhaochulewenti。zuizhongzhuizongdao
，zhegewentilaiziyugongchengshicaiyongluojifenxiyishiguanchadeyigewanquanbutongdeshejimokuai。ranhougongchengshiliyongyouyuantantoutedianqiangzhifuyubutongdeshuzhi

，quebaodianlushidangxiangyingdefangshi
，jinyibugaishanlesheji。

 

對FPGA設計人員來說
，增強調試能力是影響重大。最新的解決方案能夠顯著縮短調試驗證時間，為FPGA提供無與倫比的可觀察性和可控性。結果使得，在選擇器件時更重視FPGA調試能力的設計人員

，可以縮短開發周期，降低成本，同時顯著加快上市速度。