重點：



● IC Compiler II和Design Compiler Graphical提供了統一流程，實現最低功耗、最佳性能和最優麵積。



● StarRC、PrimeTime和PrimeTime PX支持全流程設計實現並提供時序和功耗分析的signoff支持。



● 具有先進仿真解決方案的新思科技定製設計平台支持最新5nm設計規則和FinFET器件模型。

 

Design Compiler® Graphical綜合工具經過了嚴格的5nm啟用驗證，並證明了與IC Compiler™ II布局布線工具在時序、麵積
、功耗和布線擁塞方麵的相關一致性。Design Compiler Graphical 5nm創新技術可以實現最佳性能、最低功耗和最優麵積，這些新技術包括過孔支柱優化
、多位庫和引腳接入優化。

 

IC Compiler II的增強功能是滿足設計密度要求的關鍵。在優化過程中可內在地處理複雜的、多變量以及二維的單元布局
，同時最大限度提高下遊可布線性以及整體的設計收斂。

 

新思科技PrimeTime®時序分析和signoff解決方案中的POCV分析已得到增強，能夠準確地捕獲由於工藝縮放和通常用於實現能源效率而采用的低電壓操作導致的非線性變化。此外，PrimeTime物理感知ECO已擴展到能夠支持更複雜的版圖規則，以改善擁塞、布局和引腳接入感知。

 

 

TSMC設計基礎設施市場部資深總監Suk Lee表示，“5nm EUV技術是TSMC的de核he心xin裏li程cheng碑bei，在zai提ti供gong業ye界jie最zui佳jia的de工gong藝yi技ji術shu方fang麵mian繼ji續xu擴kuo大da了le我wo們men在zai更geng廣guang泛fan行xing業ye中zhong的de領ling先xian地di位wei。我wo們men一yi直zhi保bao持chi與yu新xin思si科ke技ji的de密mi切qie合he作zuo，簡jian化hua設she計ji流liu程cheng並bing縮suo短duan上shang市shi時shi間jian，以yi幫bang助zhu我wo們men的de共gong同tong用yong戶hu在zai這zhe一yi新xin的de工gong藝yi節jie點dian上shang使shi用yong新xin思si科ke技ji設she計ji平ping台tai。此ci次ci合he作zuo最zui大da程cheng度du地di使shi該gai工gong藝yi在zai高gao性xing能neng計ji算suan和he超chao低di功gong耗hao移yi動dong應ying用yong上shang得de以yi發fa揮hui優you勢shi。我wo們men期qi待dai為wei下xia一yi代dai工gong藝yi節jie點dian繼ji續xu合he作zuo。”

 

新思科技芯片設計事業部營銷與商務開發副總裁Michael Jackson表示，“我們始終保持與TSMC廣泛合作，幫助我們的共同用戶在新思科技設計平台上充分利用TSMC 5nm工藝技術的優勢，從而加快世界領先的高密度芯片從設計到生產的過程

，實現最低功耗、最佳性能和最優麵積。”

 

新思科技設計平台相關技術文件
、庫和寄生參數數據可以從TSMC獲得
，並用於5nm工藝技術。通過TSMC 5nm FinFET工藝認證的新思科技設計平台的關鍵工具和功能包括：

 

● IC Compiler II布局和布線：全自動、全(quan)著(zhe)色(se)布(bu)線(xian)和(he)提(ti)取(qu)支(zhi)持(chi)，新(xin)一(yi)代(dai)布(bu)局(ju)及(ji)布(bu)局(ju)合(he)法(fa)化(hua)技(ji)術(shu)能(neng)夠(gou)進(jin)一(yi)步(bu)減(jian)少(shao)單(dan)元(yuan)占(zhan)用(yong)空(kong)間(jian)，以(yi)及(ji)麵(mian)向(xiang)高(gao)設(she)計(ji)利(li)用(yong)率(lv)的(de)先(xian)進(jin)布(bu)局(ju)合(he)法(fa)化(hua)技(ji)術(shu)和(he)引(yin)腳(jiao)接(jie)入(ru)建(jian)模(mo)。

 

● PrimeTime時序signoff：針對低電壓和增強型ECO技術的先進片上變異建模，支持新的物理設計規則。

 

● PrimeTime PX功耗分析：先進的功耗建模，可準確分析超高密度標準單元設計的漏電影響。

 

● StarRC提取signoff：先進的建模以處理5nm器件的複雜性，以及一套通用技術文件用於保證從邏輯綜合到布局布線到signoff的寄生參數提取一致性。

 

● IC Validator物理signoff：原生開發的合格DRC、LVS和金屬填充運行集，與TSMC設計規則同時發布。

 

● HSPICE®、CustomSim™和FineSim®仿真解決方案：支持Monte Carlo的FinFET器件建模

，以及精確的電路仿真結果，用於模擬、邏輯、高頻和SRAM設計。

 

● CustomSim可靠性分析：針對5nm EM規則的精確動態晶體管級IR/EM分析。

 

● Custom Compiler™定製設計：支持全新5nm設計規則、著色流程
、多晶矽通道區域以及新的MEOL連接要求。

 

● NanoTime定製設計時序分析：針對5nm器件的運行時間和內存優化，FinFET堆的POCV分析
，以及麵向定製邏輯、宏單元和嵌入式SRAM的增強型信號完整性分析。

 

● ESP-CV定製設計功能驗證：麵向SRAM
、宏單元和庫單元設計的晶體管級符號等價性檢查。

 

關於新思®

 

新思科技（Synopsys, Inc.


，納斯達克股票市場代碼： SNPS）致(zhi)力(li)於(yu)創(chuang)新(xin)改(gai)變(bian)世(shi)界(jie)，在(zai)芯(xin)片(pian)到(dao)軟(ruan)件(jian)的(de)眾(zhong)多(duo)領(ling)域(yu)，新(xin)思(si)科(ke)技(ji)始(shi)終(zhong)引(yin)領(ling)技(ji)術(shu)趨(qu)勢(shi)，與(yu)全(quan)球(qiu)科(ke)技(ji)公(gong)司(si)緊(jin)密(mi)合(he)作(zuo)
，共(gong)同(tong)開(kai)發(fa)人(ren)們(men)所(suo)依(yi)賴(lai)的(de)電(dian)子(zi)產(chan)品(pin)和(he)軟(ruan)件(jian)應(ying)用(yong)。新(xin)思(si)科(ke)技(ji)是(shi)全(quan)球(qiu)排(pai)名(ming)第(di)一(yi)的(de)芯(xin)片(pian)自(zi)動(dong)化(hua)設(she)計(ji)解(jie)決(jue)方(fang)案(an)提(ti)供(gong)商(shang)

，全(quan)球(qiu)排(pai)名(ming)第(di)一(yi)的(de)芯(xin)片(pian)接(jie)口(kou)IP供應商，同時也是信息安全和軟件質量的全球領導者。作為半導體
、人工智能、汽車電子及軟件安全等產業的核心技術驅動者，新思科技的技術一直深刻影響著當前全球五大新興科技創新應用：智能汽車、物聯網
、人工智能
、雲計算和信息安全。 

 

新思科技成立於1986年
，總部位於美國矽穀
，目前擁有13000多名員工
，分布在全球100多個分支機構。2018財年預計營業額31億美元，擁有3000多項已批準專利

，為美國標普500指數成分股龍頭企業。

 

自1995年在中國成立新思科技以來
，新思科技已在北京、上海

、深圳
、廈門
、武漢、西安、南京、香港
、澳門九大城市設立機構
，員工人數超過1100人，建立了完善的技術研發和支持服務體係，秉持“加速創新、推動產業、成就客戶”的理念，與產業共同發展
，成為中國半導體產業快速發展的優秀夥伴和堅實支撐。新思科技攜手合作夥伴共創未來

，讓明天更有新思！

 

 

推薦閱讀：

 

稱重傳感器好壞判斷方法