【導讀】隨著技術的飛速發展，電子產品的而尺寸越來越小，數據的傳輸速度卻越來越高。普通消費類電子產品的PCB電路板很多至少是四層、liucengshenzhigengduoceng。dangxinhaoyanchuanshuxianchuanboshi
，xinhaolujinghefanhuilujingzhijianjiangchanshengdianlixian，weiraozaixinhaolujingzhouweijiuhuichanshengfeichangfengfudediancichang。zhexieyanshenchuqudechangyechengweibianyuanchang，bianyuanchangjianghuitongguohurongyuhuganzhuanhuaweilingyitiaochuanshuxianshangdenengliang。erchuanraodebenzhi，qishijiushichuanshuxianzhijiandehurongyuhugan。

串擾是怎麼產生的

隨著技術的飛速發展，電子產品的而尺寸越來越小，數據的傳輸速度卻越來越高。普通消費類電子產品的PCB電路板很多至少是四層、liucengshenzhigengduoceng。dangxinhaoyanchuanshuxianchuanboshi
，xinhaolujinghefanhuilujingzhijianjiangchanshengdianlixian，weiraozaixinhaolujingzhouweijiuhuichanshengfeichangfengfudediancichang。zhexieyanshenchuqudechangyechengweibianyuanchang，bianyuanchangjianghuitongguohurongyuhuganzhuanhuaweilingyitiaochuanshuxianshangdenengliang。erchuanraodebenzhi，qishijiushichuanshuxianzhijiandehurongyuhugan。

串(chuan)擾(rao)可(ke)以(yi)分(fen)成(cheng)兩(liang)部(bu)分(fen)
，一(yi)部(bu)分(fen)與(yu)信(xin)號(hao)傳(chuan)輸(shu)方(fang)向(xiang)相(xiang)同(tong)，傳(chuan)至(zhi)接(jie)收(shou)端(duan)方(fang)向(xiang)
，我(wo)們(men)把(ba)它(ta)叫(jiao)做(zuo)遠(yuan)端(duan)串(chuan)擾(rao)或(huo)者(zhe)前(qian)向(xiang)串(chuan)擾(rao)。另(ling)一(yi)部(bu)分(fen)與(yu)信(xin)號(hao)傳(chuan)輸(shu)方(fang)向(xiang)相(xiang)反(fan)，傳(chuan)至(zhi)發(fa)送(song)端(duan)方(fang)向(xiang)，我(wo)們(men)把(ba)它(ta)叫(jiao)做(zuo)近(jin)端(duan)串(chuan)擾(rao)或(huo)者(zhe)後(hou)向(xiang)串(chuan)擾(rao)。

近(jin)端(duan)串(chuan)擾(rao)和(he)遠(yuan)端(duan)串(chuan)擾(rao)是(shi)由(you)傳(chuan)輸(shu)線(xian)的(de)物(wu)理(li)結(jie)構(gou)而(er)決(jue)定(ding)的(de)
，顯(xian)然(ran)在(zai)信(xin)號(hao)的(de)傳(chuan)遞(di)過(guo)程(cheng)中(zhong)近(jin)端(duan)會(hui)首(shou)先(xian)受(shou)到(dao)幹(gan)擾(rao)，並(bing)且(qie)持(chi)續(xu)的(de)時(shi)間(jian)比(bi)較(jiao)長(chang)，達(da)到(dao)傳(chuan)輸(shu)線(xian)的(de)2倍；遠端串擾需要經過一段傳輸線的延時之後才會受到幹擾。下圖是我們通過仿真獲得的近端串擾和遠端串擾的波形圖。

近端串擾和遠端串擾波形

串擾與哪些因素有關？

知道了串擾是怎麼產生的，我們就可以明白哪些設計會影響串擾。影響串擾的設計因素主要有以下幾個方麵：

1. 線間距：信號路徑之間的距離越近，串擾越明顯，隨著線間距的增大，無論是近端還是遠端串擾都將減小，當線間距大於等於線寬的3倍時串擾已經很小。三倍線寬是工程師們信心的來源，在三倍線寬條件下
，串擾基本可以忽略。

2. 信號變化程度：信號瞬間變化會帶來明顯磁場效應。信號的上升沿/下降沿越陡峭，串擾越明顯。

3. 介質層厚度：這裏的介質厚度是指信號到參考層距離。介質層厚度的變化會導致串擾的變化。一般情況下，介質層厚度越小，串擾越小。

串擾的指標

傳統電子產品設計中，很少對串擾有明確的要求
，一般隻是籠統的對噪聲有一個要求，比如噪聲不要超過信號幅度的3%、5%
、10%dengdeng。zheshizuizhijiede，danshihenduoshihou，zhijiefenxizaoshengfudugongchengshimenwufafenxizhexiezaoshenglaiziyunali。suizhejishudefazhan，geleijiekouzongxiandesulvyuelaiyuegao
，tongshi，shejideyaoqiuyebiandeyuelaiyueduo
，biruhenduozongxianzhongduichuanraojiuyoumingquedeyaoqiu，bujinjinyoupinyudezaoshengyaoqiu
，haihuiyoushiyudeyaoqiu。xiatushiPCIe5.0規範對近端串擾和遠端串擾的定義：

PCIe5.0近端串擾和遠端串擾定義

下圖是PCIe5.0規範對近端串擾和遠端串擾集成串擾噪聲的計算公式：

PCIe5.0 ICN計算公式

下圖是PCIe5.0規範對近端串擾和遠端串擾的要求：

PCIe5.0 近端串擾和遠端串擾的要求

既(ji)然(ran)串(chuan)擾(rao)總(zong)線(xian)中(zhong)對(dui)串(chuan)擾(rao)有(you)明(ming)確(que)的(de)要(yao)求(qiu)，那(na)麼(me)就(jiu)需(xu)要(yao)在(zai)產(chan)品(pin)設(she)計(ji)中(zhong)特(te)意(yi)的(de)去(qu)優(you)化(hua)設(she)計(ji)並(bing)減(jian)小(xiao)串(chuan)擾(rao)。如(ru)何(he)減(jian)小(xiao)串(chuan)擾(rao)有(you)很(hen)多(duo)現(xian)成(cheng)的(de)經(jing)驗(yan)法(fa)則(ze)
，但(dan)是(shi)每(mei)一(yi)條(tiao)經(jing)驗(yan)法(fa)則(ze)都(dou)有(you)其(qi)特(te)定(ding)的(de)應(ying)用(yong)場(chang)景(jing)
，比(bi)如(ru)一(yi)個(ge)非(fei)常(chang)小(xiao)的(de)電(dian)子(zi)產(chan)品(pin)，布(bu)線(xian)設(she)計(ji)原(yuan)本(ben)就(jiu)很(hen)擁(yong)擠(ji)，這(zhe)個(ge)時(shi)候(hou)就(jiu)不(bu)能(neng)再(zai)要(yao)求(qiu)設(she)計(ji)工(gong)程(cheng)師(shi)在(zai)布(bu)線(xian)設(she)計(ji)時(shi)滿(man)足(zu)信(xin)號(hao)傳(chuan)輸(shu)線(xian)距(ju)離(li)其(qi)它(ta)的(de)傳(chuan)輸(shu)線(xian)達(da)到(dao)3H原則（H是指傳輸線到參考層的距離）。一般建議工程師針對當前狀況
，結合規範和係統的要求對設計進行仿真。

如何仿真串擾？

在(zai)分(fen)析(xi)串(chuan)擾(rao)時(shi)，仿(fang)真(zhen)是(shi)一(yi)種(zhong)常(chang)用(yong)的(de)手(shou)段(duan)。串(chuan)擾(rao)的(de)仿(fang)真(zhen)又(you)分(fen)為(wei)定(ding)性(xing)的(de)仿(fang)真(zhen)分(fen)析(xi)和(he)定(ding)量(liang)的(de)仿(fang)真(zhen)分(fen)析(xi)。定(ding)性(xing)仿(fang)真(zhen)分(fen)析(xi)主(zhu)要(yao)是(shi)針(zhen)對(dui)某(mou)一(yi)個(ge)特(te)定(ding)的(de)拓(tuo)撲(pu)結(jie)構(gou)，分(fen)析(xi)某(mou)一(yi)因(yin)素(su)或(huo)者(zhe)某(mou)幾(ji)個(ge)因(yin)素(su)對(dui)串(chuan)擾(rao)大(da)小(xiao)的(de)影(ying)響(xiang)，分(fen)析(xi)的(de)是(shi)變(bian)化(hua)的(de)趨(qu)勢(shi)。定(ding)量(liang)仿(fang)真(zhen)分(fen)析(xi)，就(jiu)是(shi)針(zhen)對(dui)特(te)定(ding)的(de)物(wu)理(li)結(jie)構(gou)、模型以及激勵源等分析串擾的大小以及對受害端的影響。

串擾仿真簡化的拓撲結構如下圖所示：

串擾仿真拓撲結構

前麵介紹了串擾與傳輸線耦合間距、激勵源的上升時間、信號到參考層的距離有關係。下麵以串擾與傳輸線的耦合間距的關係為例進行仿真，搭建仿真拓撲結構如下圖所示：

串擾批量仿真拓撲結構

運行仿真後獲得遠端串擾和近端串擾的波形曲線，如下圖所示：

左圖為近端串擾
，右圖為遠端串擾。

左圖為近端串擾，右圖為遠端串擾。使用微帶線時，隨著傳輸線的耦合間距增加
，不管是近端串擾還是遠端串擾，幅值都在變小。

針對其它影響的因素
，大家可以按照此方式進行仿真對比。

這(zhe)是(shi)原(yuan)理(li)圖(tu)的(de)串(chuan)擾(rao)仿(fang)真(zhen)
，原(yuan)理(li)圖(tu)的(de)仿(fang)真(zhen)有(you)利(li)於(yu)研(yan)究(jiu)某(mou)些(xie)特(te)定(ding)的(de)現(xian)象(xiang)，通(tong)過(guo)原(yuan)理(li)圖(tu)的(de)仿(fang)真(zhen)也(ye)可(ke)以(yi)給(gei)設(she)計(ji)工(gong)程(cheng)師(shi)提(ti)供(gong)設(she)計(ji)的(de)規(gui)則(ze)，避(bi)免(mian)一(yi)些(xie)設(she)計(ji)錯(cuo)誤(wu)。原(yuan)理(li)圖(tu)仿(fang)真(zhen)並(bing)不(bu)能(neng)完(wan)全(quan)解(jie)決(jue)PCB設(she)計(ji)中(zhong)可(ke)能(neng)遇(yu)到(dao)的(de)問(wen)題(ti)，因(yin)為(wei)信(xin)號(hao)的(de)幹(gan)擾(rao)不(bu)僅(jin)僅(jin)來(lai)自(zi)於(yu)同(tong)一(yi)平(ping)麵(mian)
，還(hai)來(lai)自(zi)與(yu)不(bu)同(tong)層(ceng)的(de)相(xiang)互(hu)幹(gan)擾(rao)，特(te)別(bie)是(shi)當(dang)相(xiang)鄰(lin)層(ceng)都(dou)有(you)布(bu)線(xian)以(yi)及(ji)過(guo)孔(kong)密(mi)集(ji)區(qu)域(yu)，串(chuan)擾(rao)的(de)問(wen)題(ti)也(ye)可(ke)能(neng)會(hui)非(fei)常(chang)的(de)嚴(yan)重(zhong)。

分析PCB的串擾特性，可以使用電磁場分析軟件，比如SIPro
、Momentum或者EMPro獲取S參數
，因為S參數中包含了傳輸線每一個端口的串擾信息
，通過S參數就可以分析到PCB的串擾大小。

以一對差分傳輸線為例
，如下圖所示，顯然P1 P4為遠端串擾，P1 P3為近端串擾。

PCB傳輸線結構

這個PCB結構為帶狀線的，仿真後可以獲得一個4端口的S參數，串擾曲線如下圖所示：

串擾S參數曲線

從上圖可以看出，遠端串擾S(4,1)比較低
，近端串擾S(3,1)稍shao微wei比bi較jiao高gao一yi些xie。這zhe些xie分fen析xi的de都dou是shi單dan一yi攻gong擊ji端duan對dui受shou害hai線xian的de影ying響xiang分fen析xi。如ru果guo需xu要yao考kao慮lv所suo有you相xiang關guan的de攻gong擊ji線xian對dui受shou害hai線xian的de影ying響xiang
，則ze需xu要yao根gen據ju規gui範fan的de要yao求qiu計ji算suan出chu總zong的de近jin端duan串chuan擾rao和he遠yuan端duan串chuan擾rao。如ru下xia圖tu所suo示shi為wei近jin端duan串chuan擾rao總zong和he遠yuan端duan串chuan擾rao總zong和he曲qu線xian：

如果是仿真分析連接器或者線纜之類的產品，則需要使用EMPro進行三維電磁場仿真出S參數，並分析串擾。

在ADS SIPro仿真中，可以對所有分析的對象，一次性的顯示所有的近端串擾或者遠端串擾結果，如下圖所示：

SIPro 仿真串擾的結果

上圖是仿真DDR4時顯示的一個數據網絡的近端串擾。也可以一次性得到所有網絡的近端串擾。

如果是測量獲得的S參數
，或者是供應商提供的S參數，也可以直接在ADS中一次性查看所有的近端串擾和遠端串擾，在ADS S-Parameter Toolkit中可以直接查看多端口S參數的串擾，如下圖所示：

在ADS S-Parameter Toolkit中查看多端口S參數的串擾

ICN的仿真

ICN的仿真是後期發展而來的一個指標參數
，一般規範裏麵定義的都是頻域的指標，ICN就是一個時域的指標。計算ICN的時候需要使用到近端串擾和遠端串擾的S參數。仿真的原理圖如下圖所示：

ICN仿真拓撲結構

如下是ICN仿真計算的結果：

串擾的測量？

仿真隻是設計過程中減少串擾的一種手段，在係統產品設計過程中
，很少單純的對串擾進行測試
，但是對於器件，比如PCB、連接器
、線纜等就需要測試串擾的大小。

串(chuan)擾(rao)測(ce)試(shi)與(yu)其(qi)它(ta)信(xin)號(hao)完(wan)整(zheng)性(xing)的(de)測(ce)試(shi)一(yi)樣(yang)
，測(ce)試(shi)分(fen)為(wei)有(you)源(yuan)測(ce)試(shi)和(he)無(wu)源(yuan)測(ce)試(shi)
，一(yi)般(ban)有(you)源(yuan)測(ce)試(shi)時(shi)會(hui)受(shou)很(hen)多(duo)因(yin)素(su)的(de)影(ying)響(xiang)，很(hen)難(nan)分(fen)離(li)出(chu)單(dan)純(chun)的(de)串(chuan)擾(rao)結(jie)果(guo)，所(suo)以(yi)測(ce)試(shi)串(chuan)擾(rao)時(shi)一(yi)般(ban)使(shi)用(yong)4端口或者多端口的網絡分析儀（可以配置PLTS）測試獲得S參數，通過S參數分析串擾特性。如下圖所示：

串擾測試和測試結果

如何減小串擾

congchuanraodegainianjiukeyikanchu，buguanzenmeyang，chuanraoshiwufaxiaochude。zongshangsuoshu，womenkeyikandaochuanraobujinhuiyinruzaosheng
，haihuiyingxiangdaoxinhaoshixu。suoyihenduogongchengshizaijinxinggaosudianlushejishi，douhuifeichangzhongshiduichuanraowentidechuli。dangran，youyupianfuyouxian

，benshuyebunengbasuoyouyuchuanraoyouguandeyinsudouyianlichengxiangeidajia
，jieheqianmianzuodeyixieanliduibiyijiyixiegongchengjingyan，duiyuruhejianshaochuanraokeyigeichuyixiejibenjielun：

●    盡量減短傳輸線之間的耦合長度
，盡量保證在耦合飽和長度之內。

●    盡量增加傳輸線之間的耦合距離，能保證3H（H表示傳輸線到參考層的距離）的規則更好。

●    在滿足信號完整性的前提下
，盡量使信號的邊沿時間不要過於陡峭

，減緩上升的速度。

●    在PCB設(she)計(ji)中(zhong)，對(dui)於(yu)耦(ou)合(he)長(chang)度(du)比(bi)較(jiao)長(chang)的(de)高(gao)速(su)傳(chuan)輸(shu)線(xian)
，盡(jin)量(liang)布(bu)到(dao)內(nei)層(ceng)的(de)帶(dai)狀(zhuang)線(xian)層(ceng)，可(ke)以(yi)大(da)大(da)地(di)減(jian)少(shao)遠(yuan)端(duan)串(chuan)擾(rao)。當(dang)耦(ou)合(he)距(ju)離(li)比(bi)較(jiao)短(duan)時(shi)，可(ke)以(yi)布(bu)線(xian)到(dao)微(wei)帶(dai)線(xian)層(ceng)，這(zhe)樣(yang)可(ke)以(yi)減(jian)少(shao)過(guo)孔(kong)帶(dai)來(lai)的(de)影(ying)響(xiang)。

●    在滿足工藝要求的情況下，信號層盡量靠近參考層。

●    在PCB設計中，當相鄰層都是信號層時
，布線盡量避免相鄰層平行布線。最好做到垂直布線，使串擾最小化。

●    盡量要滿足傳輸鏈路的阻抗匹配。

●    在空間足夠大的情況下，可以考慮給高速信號線加屏蔽地，屏蔽地上要有適當的地孔。

●    高速傳輸線盡量不要布到PCB板的邊緣，最好保證達到信號到參考層的距離的20H以上。

總結

是德科技的PathWave ADS仿真軟件
，可以輕鬆仿真PCB串擾
，結合是德科技的網絡分析儀和PLTS 軟件進行串擾的測試，可以完成從概念設計、仿真、原型機設計、驗證到生產製造和部署的全流程管理，從而加速產品開發流程。

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

MPS在交換機上的解決方案

驅動器源極引腳的效果：雙脈衝測試比較

電源管理的智能化之路

利用PMBus數字電源係統管理器進行電流檢測——第二部分

LPS音頻功放選型及其在IPC的應用