中心議題：

• 探討載波移相多電平PWM研究

解決方案：

• 利用SPWM信號控製功率單元中開關器件的通與斷
• 采用DSP+CPLD的載波移相多電平PWM實現的方案

1 引言

隨(sui)著(zhe)電(dian)力(li)電(dian)子(zi)技(ji)術(shu)和(he)電(dian)力(li)半(ban)導(dao)體(ti)技(ji)術(shu)的(de)迅(xun)速(su)發(fa)展(zhan)，中(zhong)壓(ya)大(da)功(gong)率(lv)傳(chuan)動(dong)設(she)備(bei)不(bu)僅(jin)提(ti)高(gao)了(le)資(zi)源(yuan)的(de)利(li)用(yong)率(lv)，同(tong)時(shi)還(hai)降(jiang)低(di)了(le)生(sheng)產(chan)的(de)成(cheng)本(ben)，雖(sui)然(ran)其(qi)電(dian)路(lu)的(de)拓(tuo)撲(pu)結(jie)構(gou)和(he)控(kong)製(zhi)技(ji)術(shu)已(yi)經(jing)比(bi)較(jiao)成(cheng)熟(shu)，但(dan)多(duo)電(dian)平(ping)技(ji)術(shu)的(de)研(yan)究(jiu)仍(reng)備(bei)受(shou)大(da)家(jia)的(de)關(guan)注(zhu)。多電平技術避免了器件的直接串聯，具有輸出電壓高，諧波含量低，電壓變化率小，開關頻率低等優點。多電平技術實現的關鍵在於如何實現大量的SPWM控製信號。

SPWM法是一種比較成熟的，目前使用較廣泛的PWM法。前麵提到的采樣控製理論中的一個重要結論：衝量相等而形狀不同的窄脈衝加在具有慣性的環節上時，其效果基本相同。SPWM法就是以該結論為理論基礎，用脈衝寬度按正弦規律變化而和正弦波等效的PWM波形即SPWMboxingkongzhinibiandianluzhongkaiguanqijiandetongduan，shiqishuchudemaichongdianyademianjiyusuoxiwangshuchudezhengxianbozaixiangyingqujianneidemianjixiangdeng，tongguogaibiantiaozhibodepinlvhefuzhizeketiaojienibiandianlushuchudianyadepinlvhefuzhi。

2 總體設計方案

2.1單元串聯多電平變頻器拓撲結構介紹

單元串聯多電平變頻器的拓撲結構簡單，易於模塊化
，可以根據係統對輸出電壓、電平數的要求確定功率單元的級數。如圖1所示，七電平H橋串聯逆變器拓撲結構圖，其單相電壓是由三個功率單元組成，每個功率單元均為H橋逆變電路結構，輸出端依次串聯在一起，並利用SPWM信號控製功率單元中開關器件的通與斷。

2.2載波移相控製理論

一般來說，N電平的逆變器調製，需要N-1個三角載波。移相載波調製法中
，所有三角波均具有相同的頻率和幅值，但是任意兩個相鄰載波的相位要有一定的相移，其值為

通過調製波和載波的比較，可以產生所需要的開關器件的驅動信號。

danzaishuzihuashixianzhong，zaiboyixiangfayibanbushiyouyigetiaozhiboheyizujingguoxiangyidezaibobijiaoshengcheng，ershiyoutiaozhiboheyigezaibojinxingbijiaozhihou，zaijinxingyidingdeyanshidedaogegegonglvdanyuandeSPWM控製信號。

采用DSP+CPLD來完成多路SPWM控製信號的實現。其中由DSP控製器實現單相電壓中的第一級功率單元兩橋臂控製信號


，並由CPLD來實現對這兩路控製信號的移相延時
，進而實現單相電壓中各個功率單元的SPWM控製信號。係統原理框圖如下圖2所示 技術中心每天會更新了大量技術內容和方案，可查看：
http://wap.0-fzl.cn/art
[page]
3 DSP控製部分

DSP控製部分主要任務是實現單相電壓中第一級功率單元的兩路控製信號。如圖3所示
，這兩路控製信號分別控製左橋臂Q1和右橋臂Q3兩開關器件的通與斷
，Q2和Q4控製信號分別為Q1和Q3信號的互補信號
，Q1和Q2
、Q3和Q4信號間需要增加一定的死區延時時間。

功率單元左橋臂Q1的控製信號當參考波大於載波時
，輸出高電平
，Q1導通

，Q2截止
；反之，輸出低電平，Q1截止，Q2導通。Q1信號取反後得到Q2信號。左橋臂Q3的控製信號由互差180的三角載波與參考波比較得到，當參考波大於載波時，輸出高電平，Q3導通
，Q4截止；反之，輸出低電平
，Q3截止，Q4導通。Q3信號取反後得到Q4信號。載波與參考波的比較過程參考圖4，兩橋臂控製信號的實測波形如圖5。

對以上內容的分析，在本係統中采用了DSP TMS320F2812作為該部分的控製核心其內核為32位
，運行速度可以達到150MIPS
，同時其有6路獨立的PWM輸出、2個異步串行通訊口、16通道12位AD輸入，內置了36K的RAM和256K的Flash存儲器，在主控製電路中，隻需要在該DSP的基礎上配合一些簡單的外圍電路即可實現所需的6路SPWM控製信號。

4 CPLD控製部分

CPLD控製部分主要任務是對第一級功率單元H橋左、右橋臂控製信號進行移相
，進而得到以後各級功率單元的左
、右橋臂的控製信號。該部分設計的關鍵是信號的邊沿檢測和移相延時兩部分。如下圖6所示，首先
，CPLD對SPWM進行邊沿信號檢測，當檢測到上升沿（或下降沿）到來後
，再進行Td時間的延時，最後輸出置1（或0）。

邊(bian)沿(yan)信(xin)號(hao)檢(jian)測(ce)可(ke)以(yi)利(li)用(yong)邊(bian)沿(yan)觸(chu)發(fa)的(de)觸(chu)發(fa)器(qi)去(qu)檢(jian)測(ce)上(shang)升(sheng)沿(yan)或(huo)下(xia)降(jiang)沿(yan)

，但(dan)是(shi)這(zhe)種(zhong)方(fang)式(shi)對(dui)於(yu)邊(bian)沿(yan)的(de)檢(jian)測(ce)過(guo)於(yu)敏(min)感(gan)，係(xi)統(tong)中(zhong)的(de)一(yi)個(ge)尖(jian)峰(feng)幹(gan)擾(rao)將(jiang)會(hui)導(dao)致(zhi)邊(bian)沿(yan)檢(jian)測(ce)的(de)誤(wu)判(pan)，我(wo)們(men)進(jin)行(xing)多(duo)次(ci)采(cai)樣(yang)，比(bi)較(jiao)前(qian)後(hou)幾(ji)次(ci)采(cai)樣(yang)的(de)結(jie)果(guo)，再(zai)來(lai)判(pan)別(bie)邊(bian)沿(yan)是(shi)否(fou)到(dao)來(lai)。

移相延時部分最重要的是對延時時間的選擇，延時時間長或短都會影響到係統的性能，本設計中，第二級功率單元的延時時間根據公式（2）計算得到：