VDD網絡上的電壓下降(IR)和VSS網(wang)絡(luo)上(shang)的(de)地(di)線(xian)反(fan)彈(dan)會(hui)影(ying)響(xiang)設(she)計(ji)的(de)整(zheng)個(ge)時(shi)序(xu)和(he)功(gong)能(neng)，如(ru)果(guo)忽(hu)視(shi)它(ta)們(men)的(de)存(cun)在(zai)

，很(hen)可(ke)能(neng)導(dao)致(zhi)芯(xin)片(pian)設(she)計(ji)的(de)失(shi)敗(bai)。電(dian)源(yuan)網(wang)格(ge)中(zhong)的(de)大(da)電(dian)流(liu)也(ye)會(hui)引(yin)起(qi)電(dian)遷(qian)移(yi)(EMI)效(xiao)應(ying)，在(zai)芯(xin)片(pian)的(de)正(zheng)常(chang)壽(shou)命(ming)時(shi)間(jian)內(nei)會(hui)引(yin)起(qi)電(dian)源(yuan)網(wang)格(ge)的(de)金(jin)屬(shu)線(xian)性(xing)能(neng)劣(lie)化(hua)。這(zhe)些(xie)不(bu)良(liang)效(xiao)應(ying)最(zui)終(zhong)將(jiang)造(zao)成(cheng)代(dai)價(jia)不(bu)菲(fei)的(de)現(xian)場(chang)故(gu)障(zhang)和(he)嚴(yan)重(zhong)的(de)產(chan)品(pin)可(ke)靠(kao)性(xing)問(wen)題(ti)。

電源網格的IR壓降和地線反彈

引起VDD網絡上IR壓降的原因是，晶體管或門的工作電流從VDD I/O引腳流出後要經過電源網格的RC網絡，從而使到達器件的VDD電壓有所下降。地線反彈現象與此類似
，電流流回VSS引腳時也要經過RC網絡，從而導致到達器件的VSS電壓有所上升。更加精細的設計工藝和下一代設計技術使新的設計在IR壓降或地線反彈方麵要承受更大的風險。電源網格上的IR壓降主要影響時序，它會降低門的驅動能力
，增加整個路徑的時延。一般情況下，供電電壓下降5%會使時延增加15%以上。時鍾緩衝器的時延會由於IR壓降增加1倍以上。當時鍾偏移範圍在100ps內(nei)時(shi)，這(zhe)樣(yang)的(de)時(shi)延(yan)增(zeng)幅(fu)將(jiang)是(shi)非(fei)常(chang)危(wei)險(xian)的(de)。可(ke)以(yi)想(xiang)象(xiang)一(yi)下(xia)集(ji)中(zhong)配(pei)置(zhi)的(de)關(guan)鍵(jian)路(lu)徑(jing)上(shang)發(fa)生(sheng)這(zhe)種(zhong)未(wei)期(qi)而(er)至(zhi)的(de)延(yan)時(shi)會(hui)出(chu)現(xian)什(shen)麼(me)樣(yang)的(de)情(qing)景(jing)，顯(xian)然(ran)，設(she)計(ji)的(de)性(xing)能(neng)或(huo)功(gong)能(neng)將(jiang)變(bian)得(de)不(bu)可(ke)預(yu)測(ce)。理(li)想(xiang)情(qing)況(kuang)下(xia)，要(yao)想(xiang)提(ti)高(gao)設(she)計(ji)精(jing)度(du)，其(qi)時(shi)序(xu)計(ji)算(suan)必(bi)須(xu)考(kao)慮(lv)最(zui)壞(huai)情(qing)況(kuang)下(xia)的(de)IR壓降。

電源網格分析方法主要有靜態和動態兩種方法。

 靜態電源網格分析

靜態電源網格分析法無需額外的電路仿真即能提供全麵的覆蓋。大多數靜態分析法都基於以下一些基本概念：

1．提取電源網格的寄生電阻
；
2．建立電源網格的電阻矩陣
；
3．計算與電源網格相連的每個電阻或門的平均電流；
4．根據晶體管或門的物理位置
，將平均電流分配到電阻矩陣中；
5．在每個VDD I/O引腳上將VDD源應用到矩陣；
6．利用靜態矩陣解決方案計算流經電阻矩陣的電流和IR壓降。

由於靜態分析法假設VDD和VSS之間的去耦電容足夠濾除IR壓降或地線反彈的動態峰值，因此其結果非常接近電源網格上動態轉換的效果。

靜(jing)態(tai)分(fen)析(xi)法(fa)的(de)主(zhu)要(yao)價(jia)值(zhi)體(ti)現(xian)在(zai)簡(jian)單(dan)和(he)全(quan)麵(mian)覆(fu)蓋(gai)。由(you)於(yu)隻(zhi)需(xu)要(yao)電(dian)源(yuan)網(wang)格(ge)的(de)寄(ji)生(sheng)電(dian)阻(zu)

，因(yin)此(ci)提(ti)取(qu)的(de)工(gong)作(zuo)量(liang)非(fei)常(chang)小(xiao)。而(er)且(qie)每(mei)個(ge)晶(jing)體(ti)管(guan)或(huo)門(men)都(dou)提(ti)供(gong)對(dui)電(dian)源(yuan)網(wang)格(ge)的(de)平(ping)均(jun)負(fu)載(zai)，因(yin)此(ci)該(gai)方(fang)法(fa)能(neng)夠(gou)全(quan)麵(mian)覆(fu)蓋(gai)電(dian)源(yuan)網(wang)格(ge)
，但(dan)它(ta)的(de)主(zhu)要(yao)挑(tiao)戰(zhan)在(zai)於(yu)精(jing)度(du)。靜(jing)態(tai)分(fen)析(xi)法(fa)沒(mei)有(you)考(kao)慮(lv)本(ben)地(di)動(dong)態(tai)效(xiao)應(ying)和(he)封(feng)裝(zhuang)傳(chuan)導(dao)效(xiao)應(ying)(Ldi/dt)，如果電源網格上沒有足夠的去耦電容，那麼這二者都會導致進一步的IR壓降和地線反彈。

動態電源網格分析

動態電源網格分析法不僅要求提取電源網格的寄生電阻，還要求提取寄生電容
，並要完成電阻RC矩陣的動態電路仿真。動態電源網格分析法的典型步驟是：

1．提取電源網格的寄生電阻和電容；
2．提取信號網絡的寄生電阻和電容

；
3．提取設計網表
；
4．根據提取的寄生電阻
、電容值和網表生成電路網表；
5．依據仿真向量集執行電路仿真，主要仿真晶體管或門的動態轉換以及該轉換對電源網格的影響。

動態分析法的主要價值體現在它的精度。由於分析的依據是電路仿真
，IR壓降和地線反彈結果將是非常精確的，並考慮了本地動態效應和封裝傳導效應。

但動態分析法麵臨的挑戰也是十分艱巨的，原因在於：

1. 寄生提取要求非常高，因為需要提取電源網格的電阻和電容以及(至少)信號網絡的電容。
2. 電路仿真的對象非常多，會使電路仿真引擎滿負荷工作。
3. 用(yong)作(zuo)激(ji)勵(li)信(xin)號(hao)的(de)向(xiang)量(liang)集(ji)在(zai)決(jue)定(ding)輸(shu)出(chu)質(zhi)量(liang)時(shi)起(qi)著(zhe)重(zhong)要(yao)的(de)作(zuo)用(yong)。如(ru)果(guo)沒(mei)有(you)采(cai)用(yong)完(wan)整(zheng)的(de)測(ce)試(shi)向(xiang)量(liang)集(ji)，那(na)麼(me)結(jie)果(guo)將(jiang)是(shi)令(ling)人(ren)懷(huai)疑(yi)的(de)，因(yin)為(wei)電(dian)源(yuan)網(wang)格(ge)的(de)某(mou)些(xie)部(bu)分(fen)可(ke)能(neng)沒(mei)有(you)被(bei)仿(fang)真(zhen)到(dao)。
4. 最後，由於單個電源網格就有如此多的考慮因素，基於全麵動態仿真的電源網格分析法將難以適應設計規模的進一步增加。

許多追求動態效應的電源網格分析法必須求助於RC壓縮技術才能管理大量的仿真數據，然而這樣做與動態分析法的主要價值－高精度是互相矛盾的。電源網格的RC壓縮化會導致分析結果的精度下降，甚至會掩蓋真正的EMI問題。

電遷移和全芯片EMI分析

電(dian)源(yuan)網(wang)格(ge)的(de)電(dian)遷(qian)移(yi)是(shi)由(you)流(liu)經(jing)金(jin)屬(shu)線(xian)與(yu)通(tong)孔(kong)的(de)平(ping)均(jun)電(dian)流(liu)引(yin)起(qi)的(de)一(yi)種(zhong)直(zhi)流(liu)現(xian)象(xiang)。這(zhe)是(shi)深(shen)亞(ya)微(wei)米(mi)電(dian)源(yuan)網(wang)格(ge)設(she)計(ji)中(zhong)出(chu)現(xian)的(de)另(ling)外(wai)一(yi)種(zhong)重(zhong)要(yao)問(wen)題(ti)。大(da)電(dian)流(liu)密(mi)度(du)與(yu)窄(zhai)線(xian)寬(kuan)會(hui)引(yin)起(qi)EMI，而由EMIzaochengdeguzhangkenengshizainanxingde。zhexieguzhangyibandoufashengzaiyonghunaer，cishixinpianzaoyianzhuangzaixitongzhongdejibanshangle，ruguozhendechuwenti，jiukenenghuidaozhishejibeizhaohui。

雖然EMI可能會造成電源網格中的電路開路或短路
，但最常見的影響還是電源網格路徑中電阻值的增加
，由此引起IR壓降或地線反彈
，從而影響到芯片的時序。這也是一個設計為什麼最初工作正常且符合規範，但後來發生故障的原因所在。EMI設計的指導性依據是平均電流水平，其實最終還是取決於信號線電容。

因此精確的EMI預(yu)測(ce)需(xu)要(yao)正(zheng)確(que)的(de)電(dian)容(rong)信(xin)息(xi)。此(ci)外(wai)，由(you)於(yu)設(she)計(ji)中(zhong)的(de)金(jin)屬(shu)線(xian)會(hui)有(you)高(gao)度(du)變(bian)化(hua)，金(jin)屬(shu)有(you)不(bu)同(tong)級(ji)別(bie)的(de)材(cai)料(liao)屬(shu)性(xing)，因(yin)此(ci)每(mei)個(ge)金(jin)屬(shu)層(ceng)都(dou)會(hui)有(you)不(bu)同(tong)的(de)故(gu)障(zhang)標(biao)準(zhun)，所(suo)以(yi)確(que)定(ding)整(zheng)個(ge)芯(xin)片(pian)上(shang)有(you)潛(qian)在(zai)EMI問題的所有區域的唯一方法是進行全芯片分析。

業界常用Black定律預測金屬線的平均無故障時間
，主要參數是金屬線旁邊所示的平均電流密度J。平均數據越精確

，MTTF的(de)估(gu)測(ce)效(xiao)果(guo)就(jiu)越(yue)好(hao)。為(wei)了(le)得(de)到(dao)最(zui)精(jing)確(que)的(de)數(shu)據(ju)信(xin)息(xi)，往(wang)往(wang)需(xu)要(yao)在(zai)設(she)計(ji)中(zhong)使(shi)用(yong)大(da)量(liang)的(de)向(xiang)量(liang)。同(tong)時(shi)必(bi)須(xu)測(ce)得(de)每(mei)根(gen)金(jin)屬(shu)線(xian)的(de)平(ping)均(jun)電(dian)流(liu)，然(ran)後(hou)除(chu)以(yi)線(xian)的(de)寬(kuan)度(du)和(he)厚(hou)度(du)。這(zhe)對(dui)構(gou)造(zao)芯(xin)片(pian)來(lai)說(shuo)顯(xian)然(ran)是(shi)不(bu)可(ke)能(neng)做(zuo)到(dao)的(de)，也(ye)無(wu)法(fa)用(yong)電(dian)路(lu)仿(fang)真(zhen)實(shi)現(xian)。

替(ti)代(dai)昂(ang)貴(gui)的(de)晶(jing)體(ti)管(guan)級(ji)仿(fang)真(zhen)的(de)另(ling)外(wai)一(yi)種(zhong)方(fang)法(fa)是(shi)利(li)用(yong)門(men)級(ji)或(huo)更(geng)高(gao)層(ceng)工(gong)具(ju)從(cong)活(huo)動(dong)信(xin)息(xi)中(zhong)獲(huo)取(qu)以(yi)觸(chu)發(fa)數(shu)據(ju)形(xing)式(shi)出(chu)現(xian)的(de)平(ping)均(jun)電(dian)流(liu)。觸(chu)發(fa)數(shu)據(ju)其(qi)實(shi)隻(zhi)是(shi)一(yi)個(ge)門(men)在(zai)上(shang)千(qian)個(ge)時(shi)鍾(zhong)的(de)仿(fang)真(zhen)周(zhou)期(qi)內(nei)完(wan)成(cheng)高(gao)低(di)電(dian)平(ping)切(qie)換(huan)的(de)次(ci)數(shu)。將(jiang)這(zhe)些(xie)觸(chu)發(fa)數(shu)據(ju)除(chu)以(yi)時(shi)鍾(zhong)周(zhou)期(qi)數(shu)就(jiu)可(ke)以(yi)得(de)到(dao)活(huo)動(dong)信(xin)息(xi)。例(li)如(ru)，一(yi)個(ge)存(cun)儲(chu)器(qi)電(dian)路(lu)的(de)內(nei)核(he)的(de)活(huo)動(dong)性(xing)可(ke)能(neng)是(shi)0.02%，而一個數據路徑可能接近5%。對與電源網格相連的晶體管來說，這些因子可以轉換成平均電流信息。

當(dang)然(ran)，設(she)計(ji)師(shi)必(bi)須(xu)判(pan)斷(duan)整(zheng)個(ge)電(dian)源(yuan)網(wang)格(ge)上(shang)流(liu)動(dong)的(de)平(ping)均(jun)電(dian)流(liu)
，以(yi)便(bian)評(ping)估(gu)給(gei)定(ding)設(she)計(ji)的(de)可(ke)靠(kao)性(xing)風(feng)險(xian)。隻(zhi)是(shi)判(pan)斷(duan)被(bei)隔(ge)離(li)了(le)的(de)模(mo)塊(kuai)平(ping)均(jun)行(xing)為(wei)是(shi)不(bu)夠(gou)的(de)，因(yin)為(wei)模(mo)塊(kuai)在(zai)全(quan)芯(xin)片(pian)流(liu)程(cheng)中(zhong)可(ke)能(neng)隻(zhi)是(shi)周(zhou)期(qi)性(xing)的(de)工(gong)作(zuo)。此(ci)外(wai)，即(ji)使(shi)對(dui)電(dian)源(yuan)網(wang)格(ge)中(zhong)的(de)一(yi)部(bu)分(fen)作(zuo)改(gai)動(dong)也(ye)會(hui)對(dui)全(quan)局(ju)有(you)影(ying)響(xiang)。數(shu)據(ju)壓(ya)縮(suo)也(ye)是(shi)不(bu)能(neng)使(shi)用(yong)的(de)，因(yin)為(wei)數(shu)據(ju)壓(ya)縮(suo)本(ben)身(shen)可(ke)能(neng)會(hui)掩(yan)蓋(gai)某(mou)些(xie)真(zhen)正(zheng)的(de)EMI問題。因此除非整個芯片作為一個實體得到了全麵的驗證，否則仍然存在EMI預測精度不足的風險。任何用作該用途的工具必須具備分析百萬個電阻網絡的能力。

電源網格分析現已成為出帶之前一個關鍵的設計驗證部分。由於IR壓降、地線反彈和EMI的存在，IC電源分配係統的設計變得異常複雜。在較早以前
，對電源網格進行DRC
、LVS和he手shou工gong計ji算suan即ji可ke確que保bao得de到dao一yi個ge完wan美mei的de電dian源yuan網wang格ge設she計ji，花hua較jiao多duo的de精jing力li設she計ji電dian源yuan網wang格ge在zai當dang時shi被bei認ren為wei是shi一yi種zhong可ke以yi接jie受shou的de解jie決jue方fang案an。而er在zai當dang今jin激ji烈lie競jing爭zheng的de市shi場chang上shang，過guo多duo地di考kao慮lv電dian源yuan網wang格ge會hui導dao致zhi良liang品pin率lv下xia降jiang，設she計ji缺que乏fa競jing爭zheng性xing，而er考kao慮lv欠qian妥tuo也ye會hui導dao致zhi出chu帶dai失shi敗bai、流片反複和代價高昂的現場故障－終究無法兩全其美。