使用CD4007陣列構建CMOS邏輯功能-電源管理-電子元件技術網

你的位置：首頁 > 電源管理 > 正文

使用CD4007陣列構建CMOS邏輯功能

發布時間：2022-10-21 來源：ADI 責任編輯：wenwei

【導讀】本實驗活動的目標是使用CD4007晶體管陣列構建各種CMOS邏輯功能。CD4007包含三對互補的NMOS和PMOS晶體管。

使用CD4007晶體管陣列構建反相器

圖1顯示了CD4007的原理圖和引腳排列。

圖1. CD4007 CMOS晶體管陣列引腳排列

多達三個單獨的反相器可由一個CD4007封裝陣列構建而成。第一個配置最簡單，如圖2所示，將引腳8和13連接在一起作為反相器輸出即可構建。引腳6將作為輸入端。確保將引腳14(V_DD)連接到電源，引腳7(V_SS)連接到地。

圖2. 三個反相器

第二個反相器是通過將引腳2連接到V_DD 且將引腳4連接到 V_SS來構建的。引腳1和5連接在一起作為輸出，引腳3作為輸入。第三個反相器是通過將引腳11連接到V_DD且將引腳9連接到V_SS來構建的。引腳12為輸出，引腳10為輸入。

CMOS反相器特性表征

CMOS反相器有許多靜態(DC)和動態(AC)性xing能neng特te性xing，這zhe些xie參can數shu通tong常chang會hui固gu定ding的de並bing需xu要yao測ce量liang。本ben部bu分fen我wo們men將jiang測ce量liang反fan相xiang器qi的de若ruo幹gan特te性xing，但dan其qi他ta類lei型xing的de門men電dian路lu也ye可ke進jin行xing相xiang同tong的de測ce量liang，本ben次ci活huo動dong的de後hou麵mian部bu分fen 會予以說明。我們將從靜態特性開始，包括閾值電壓、躍遷區域寬度、輸出源和灌電流。

閾值電壓

通常，CMOS製造工藝經過特別設計，使得NMOS和PMOS器件的閾值電壓V_TH大致相等，即互補。然後，反相器的設計人員調整NMOS和PMOS器件的寬長比W/L，使其各自的跨導也相等。

說明

在無焊試驗板上構建圖2所示的第一個反相器，以測試CMOS反相器的輸入到輸出開關特性。圖3中的藍色框表示ADALM2000上的連接器所需進行的連接。通過100Ω電阻將 V_P((5 V)電源連接到 V_DD （引腳14）以測量電源電流，並接地至V_SS （引腳7）。將波形發生器的輸出端連接到反相器輸入端（引腳6）以及示波器輸入端1+，並將反相器輸出端（引腳8和13）連接到示波器輸入端2+。將未使用的示波器負輸入端（1-、2-）接地通常也是一個好辦法。

圖3. 測量輸入閾值和躍遷區域的設置

硬件設置

配置波形發生器生成100 Hz三角波，峰峰值幅度為5 V，偏移為2.5 V。兩個示波器通道均應設置為1 V/div。將示波器配置為XY模式，水平軸為通道1，垂直軸為通道2。

圖4. 測量輸入閾值和躍遷區域的試驗板連接設置

程序步驟

首先使用示波器通道2測量反相器輸出電壓與輸入的關係；輸入掃描範圍為0 V至5 V，獲得類似圖5上方所示的曲線。

接著移動通道2示波器輸入端2+和2-，以測量圖3中100Ω電阻R1上的電壓。您可能需要調整通道2的垂直刻度，以便獲得電流波形的最佳視圖。現在，輸入從0 V掃描到5 V，獲得I_D與輸入的關係圖。這應當與圖5中的底部曲線非常相似。

圖5. 反相器輸出電壓和電源電流曲線與輸入電壓的關係

圖6. Scopy屏幕截圖：反相器輸出電壓和電源電流曲線與輸入電壓的關係

輸入到輸出傳遞特性圖顯示了輸出電壓V_OUT與輸入電壓V_IN的關係。請注意，當輸入電壓從0 V增加到5 V時，輸出電壓從5 V降低到0 V。電源電流特性圖顯示了流經V_DD和地之間晶體管的電流與輸入電壓V_IN的關係。當輸入電壓接近地和 V_DD時，特性曲線有兩部分，並且V_DD和地之間沒有電流流動，這些情況很有吸引力，因為在此階段沒有功耗。這就是為什麼如今幾乎所有的數字電路都采用CMOS技術構建的原因。

作(zuo)為(wei)電(dian)源(yuan)的(de)一(yi)小(xiao)部(bu)分(fen)，躍(yue)遷(qian)區(qu)域(yu)寬(kuan)度(du)會(hui)產(chan)生(sheng)通(tong)常(chang)稱(cheng)之(zhi)為(wei)噪(zao)聲(sheng)容(rong)限(xian)的(de)性(xing)能(neng)度(du)量(liang)，即(ji)輸(shu)出(chu)保(bao)持(chi)在(zai)恒(heng)定(ding)高(gao)或(huo)低(di)電(dian)平(ping)下(xia)的(de)部(bu)分(fen)輸(shu)入(ru)範(fan)圍(wei)。考(kao)慮(lv)到(dao)噪(zao)聲(sheng)可(ke)能(neng)疊(die)加(jia)於(yu)輸(shu)入(ru)信(xin)號(hao)上(shang)，因(yin)此(ci)希(xi)望(wang)輸(shu)出(chu)不(bu)會(hui)響(xiang)應(ying)小(xiao)的(de)輸(shu)入(ru)變(bian)化(hua)。窄(zhai)躍(yue)遷(qian)區(qu)域(yu)也(ye)可(ke)能(neng)減(jian)少(shao)輸(shu)出(chu)在(zai)狀(zhuang)態(tai)之(zhi)間(jian)轉(zhuan)換(huan)的(de)時(shi)間(jian)量(liang)，從(cong)而(er)降(jiang)低(di)NMOS和PMOS晶體管部分導通時的直通電流。

動態性能

本部分我們將研究CMOS反相器的動態特性，即反相器在輸入信號從低電壓切換到高電壓或從高電壓切換到低電壓時的行為以及相關功耗。

現在我們考慮由電壓脈衝驅動的CMOS反相器。典型輸入/輸出波形如圖5所示。反相器的動態行為延遲特性由兩個傳輸延遲時間T_HL和T_LH給出，如圖7所示。請注意，這些傳播時間根據中間電源電壓V_DD/2指定。

圖7. CMOS反相器傳輸延遲

圖8. CMOS反相器上升/下降時間

硬件設置

現在配置波形發生器生成500 kHz方波，峰峰值幅度為5 V，偏移為2.5 V。務必重新連接示波器通道2以測量輸出電壓波形。兩個示波器通道均應設置為每格1 V。調整水平刻度，以便查看輸入和輸出波形的上升沿和下降沿，如圖7和8所示。

圖9. CMOS反相器試驗板連接

程序步驟

配置示波器通道1和通道2以捕獲輸入和輸出信號的幾個周期。圖10為Scopy波形圖示例。

圖10. Scopy屏幕截圖：CMOS反相器傳輸延遲

測量

傳輸延遲T_HL和T_LH = 輸入躍遷（當 V_IN = V_DD/2時）與輸出躍遷（當 V_OUT = V_DD/2時）之間的時間。上升時間T_R = 波形從穩態值的10%升至90%所需的時間。下降時間T_F = 波形從穩態值的90%降至10%所需的時間。

使用CD4007晶體管陣列構建CMOS施密特觸發器

說明

施密特觸發器的輸入端（如圖11所示）連接到四個堆疊器件的柵極。上麵兩個輸入端連接PMOS，下麵兩個輸入端連接NMOS。晶體管M5和M6用作源極跟隨器，通過將輸出電壓V_OUT反饋到兩個NMOS和兩個PMOS器件之間的兩個堆疊中間點來引入滯回。

圖11. CMOS施密特觸發器電路

當 V_IN 為0 V時，晶體管M1和M3導通，而M2、M4和M5關斷。由於V_OUT 為高電平，因此M6導通並充當源極跟隨器，而M2的漏極（也是M4的源極）位於V_DD至V_TH。如果輸入電壓上升至高於地一個閾值的水平，則晶體管M2開始導通，M2和M6均會接通以形成分壓器網絡，以約一半的電源電壓對M4源極進行偏置。當輸入比1/2V_DD高一個閾值時，M4開始導通且即將再次切換。輸入端的任何額外電壓都會導致V_OUT下降。當V_OUT下降時，M6的源極跟隨其柵極，即V_OUT。M6在與M2形成的分壓器中的影響迅速減弱，使V_OUT 進一步下降。同時，M5已開始導通，其柵極通過快速下降的V_OUT變為低電平。處於導通狀態的M5使M3源極變為低電平並關斷M3。在M3關斷的情況下，V_OUT 會一直驟降到地。當通過源極跟隨器晶體管的正反饋導致通過堆疊的環路增益大於1時，會發生咬合動作。當輸入再次變為低電平時，堆疊上部會發生類似過程，並且當達到閾值下限時會發生咬合動作。

硬件設置

在無焊試驗板上，構建圖11所示的施密特觸發器電路以測試輸入到輸出開關特性，就像使用普通反相器所做的那樣。

配置波形發生器生成1 kHz三角波，峰峰值幅度為5 V，偏移為2.5 V。兩個示波器通道均應設置為每格1 V。將示波器配置為XY模式，水平軸為通道1，垂直軸為通道2。

圖12. CMOS施密特觸發器電路試驗板連接

程序步驟

使用示波器通道2測量輸出電壓與輸入的關係；輸入掃描範圍為0 V至5 V，與使用簡單反相器一樣，可得到一個波形圖。

圖13. CMOS施密特觸發器Scopy圖

使用CD4007晶體管陣列製作NAND/AND門

如圖14所示，一個2路輸入NAND門和一個反相器可由一個CD4007封裝陣列構建而成。通過將引腳12和13連接在一起作為NAND輸出端來配置NAND門，如圖14所示。引腳14和引腳11連接到V_DD以獲得電源，引腳(V_SS)連接到地。應將引腳9連接到引腳8以構成NAND門的N側。引腳6將作為A輸入端，引腳10將作為B輸入端。