【導讀】本ben設she計ji指zhi南nan分fen為wei三san部bu分fen
，將jiang講jiang解jie如ru何he為wei電dian力li電dian子zi應ying用yong中zhong的de功gong率lv開kai關guan器qi件jian選xuan用yong合he適shi的de隔ge離li柵zha極ji驅qu動dong器qi，並bing介jie紹shao實shi戰zhan經jing驗yan。上shang兩liang期qi分fen別bie講jiang解jie了le隔ge離li式shi柵zha極ji驅qu動dong器qi的de介jie紹shao與yu選xuan型xing指zhi南nan以yi及ji使shi用yong安an森sen美mei(onsemi)隔離式柵極驅動器的電源、濾波設計與死區時間控製，本文為第三部分
，將為大家帶來設計中的要點和PCB布局指南。

設計驅動器VCC時，關於上電延遲有哪些注意事項
？

對dui於yu所suo使shi用yong的de驅qu動dong器qi，要yao設she計ji一yi個ge高gao能neng效xiao且qie快kuai速su的de電dian路lu，啟qi動dong時shi間jian是shi一yi個ge重zhong要yao因yin素su。因yin此ci，啟qi動dong時shi間jian必bi須xu要yao短duan。但dan是shi，啟qi動dong時shi間jian受shou上shang電dian延yan遲chi的de限xian製zhi
，上shang電dian延yan遲chi是shi指zhi驅qu動dong器qi使shi能neng到dao首shou次ci柵zha極ji輸shu出chu的de時shi間jian。同tong許xu多duo電dian路lu一yi樣yang，所suo用yong驅qu動dong器qi的de最zui小xiao上shang電dian延yan遲chi可ke以yi在zai數shu據ju表biao中zhong找zhao到dao，它ta用yong t_{VPOR to OUT} 來表示。

例如，安森美的隔離式柵極驅動器的 V_CC 上電延遲時間典型值為 18μs。建議在驅動輸入信號之前留一些裕量
，以確保驅動器 V_CC 偏置電源完全激活。特別是對於 NCP51561 和 NCP51563，建議 V_CC 上電延遲時間留有適當的裕量。

例如

，在任何 V_CC POR 之後的初始啟動期間，V_CC 上電時間至少需要 30μs 或以上
，如圖 23 (B)所示。如果 V_CCX 上電斜坡使得 V_CCX 上升時間小於 t_{VPOR to OUT}，並且 INx 引腳上有 PWM 信號，那麼在 V_CC 達到實際 UVLO 閾值之前
，隻要 V_CCX 電源電壓超過預設 UVLO 閾值（例如 V_CC=6 V）
，輸出就會開始切換，然後停止
，直至達到 UVLO 電平，實驗結果如圖 1 所示。

圖1. V_CC 上電時間小於 t_{VPOR to OUT} 時的波形

圖2. V_CC 上電延遲時間

NCP51560提供了修改V_CC上電延遲時間的控製方法來解決圖24中顯示的問題。在柵極驅動器準備好提供適當的輸出狀態之前，從V_CC上電複位（POR）閾值到輸出有一個上電延遲時間
，表示為t_{VPOR to OUT}（例如典型值18μs）

圖3. V_CC 上電延遲時間新概念

在 V_CC 初始啟動時
，如果 V_CC 上電時間小於 t_{VPOR to OUT}
，那麼在上電延遲時間之後，輸出就會開啟，如圖 4 所示。

但是，在 V_CC 初始啟動時，如果 V_CC 上電時間大於 t_{VPOR to OUT}，那麼當 V_CC 電源電壓大於 UVLO 正閾值電壓時，輸出開啟，如圖 4 所示。

圖4. V_CC 上電時間波形

共模瞬變抗擾度 (CMTI) 測試

圖 5 顯示了 CMTI 測試配置的簡化示意圖。

圖5. CMTI 測試簡化設置

CMTI 水平是能夠保持正確輸出的最大可持續共模電壓擺率。CMTI 適用於上升和下降共模電壓邊沿。CMTI 通過 GND 與 V_SSA 和 V_SSB 之間連接的瞬變發生器來測試。

例如，有些隔離式柵極驅動器的共模瞬變抗擾度很差。圖 6(a) 顯示了一個測試結果，輸出狀態在下降 dV/dt 斜坡中從高電平變為低電平。

然而，安森美的大多數隔離式柵極驅動器具有高達 200 kV/μs 的共模瞬變抗擾度，如圖 6(b) 所示。

圖6. CMTI測試波形

輸出負載特性

隔離式柵極驅動器輸出信號取決於輸出負載（通常是N溝道MOSFET）的特性。驅動器輸出對於N溝道MOSFET負載的響應可以模擬為開關輸出電阻 (R_SW)、印刷電路板走線的電感 (L_TRACE)、串聯柵極電阻 (R_GATE) 和柵源電容 (C_GS)，如圖 7 所示。

圖7. MOSFET柵極驅動的RLC模型

R_SW 為內部隔離式柵極驅動器輸出的開關電阻，約為 1.4 Ω。R_GATE 為 MOSFET 的固有柵極電阻加任何外部串聯電阻。

L_TRACE 為印刷電路板走線的電感，其典型值為 5nH
，或者若采用精心布局
，從隔離式柵極驅動器輸出端到MOSFET柵極具有短而寬的連接時
，這個值會更小。

以下公式定義了 RLC 電路的質量因數Q，其表示柵極驅動器輸出端如何響應階躍變化。對於高阻尼輸出而言，Q小於1。添加串聯柵極電阻會抑製輸出響應。

圖 8 (A) 中的隔離式柵極驅動器輸出波形顯示輸出有少量振鈴，測試條件為：C_GS 為 2nF，R_SW 為 1.4Ω，R_GATE 為 0，使用 15V 輸出電源。通過添加串聯柵極電阻可以減少輸出振鈴，從而抑製響應。

例如，建議添加一個大約 2Ω 至 5Ω 的串聯柵極電阻，使用 2nFC_GS 和 5Ω 串聯電阻時的輸出波形如圖 8 (B) 所示。

圖8. 2nF負載電容的輸出波形

柵極驅動器功率損耗考量

●   估算柵極驅動器功率損耗

隔離式柵極驅動器給定通道的電源電流是電源電壓

、開關頻率和輸出負載的函數。通常
，柵極驅動總功率損耗 P_GDRV 包括靜態功率損耗 P_GDQ 和動態功率損耗 P_GDSW。

自舉二極管損耗未包含在總損耗 P_GDRV 中


，本部分不予討論。第一個分量是靜態功率損耗 P_GDQ，當以開關頻率工作時，它包括驅動器上的靜態功率損耗和驅動器本身的功耗。

P_GDQ 是在給定的 V_DD、V_CCA/V_CCB、開關頻率和環境溫度下於試驗台上測得，OUTA 和 OUTB 不連接負載。

其中：I_DD 和 I_CC 是在電源電壓（V_DD 和 V_CC）和目標開關頻率下測得的電流。

第二個分量是在有負載電容情況下的動態運行損耗 P_GDSW，驅動器在每個開關周期中為負載充電和放電。

例如，MOSFET 的柵極可以近似仿真為容性負載。

由於米勒電容 C_GD 及其他非線性因素影響，對所驅動負載的近似保守估計通常是將給定 MOSFET 的標稱輸入電容 C_ISS 乘以 5 倍。

其中：C_EST = C_iss × 5。f_SW為開關頻率。

另外，使用柵極電荷可獲得更精確的 P 值。

其中：Q_G為開關器件的總柵極電荷，f_SW為開關頻率。

因此，可以計算柵極驅動總功率損耗 P_GDRV：

本例中
，V_DD=5V

，V_CC=25V
，Q_G=50nC。當 INA 和 INB 從 0V 切換到 5V 且開關頻率為 250 kHz 時
，每個電源上測得的電流為：I_DD = 6.5 mA，I_CCA = I_CCB = 2.7 mA。

因此，總功率損耗 P_GDRV 可以計算如下：

隔離式柵極驅動器輸出級的損耗 P_GDO 是 P_GDSW 的一部分。如果柵極驅動器外部電阻為 0
，並且所有柵極驅動器損耗都消耗在隔離式柵極驅動器內部，那麼 P_GDO 等於 P_GDSW。

如果存在外部導通和關斷電阻，則柵極驅動器開關的內部導通電阻和外部柵極電阻（R_ON 和 R_OFF）共同產生此功耗。利用內部柵極電阻與總串聯電阻的比值，可以計算隔離式柵極驅動芯片內每個通道的損耗。

因此

，柵極驅動器的總功耗 P_GDRV 為：

估算結溫

芯片內部的功耗乘以R_θJA，便可估算隔離式柵極驅動器結溫比室溫高出多少度：

其中：R_θJA 為結至空氣熱阻
，可從數據表中的熱信息表獲得。

T_C為隔離式柵極驅動IC的外殼頂部溫度，使用熱電偶或其他儀器測量。

Ψ_JT為結至頂部特性參數
，可從數據表中的熱信息表獲得。

為使器件不超出額定溫度範圍，T_J不得超過125℃。

PCB 布局指南

隔離式柵極驅動器的邏輯接口不需要外部接口電路。

輸入和輸出電源引腳需要電源旁路電容，如圖 9 所示。

尤其是輸出電源引腳上的旁路電容必須避免使用過孔，或者必須使用多個過孔來降低旁路電感值。V_DD 和 V_CCA（或 V_CCB）的電源旁路電容需要布置在盡可能靠近電源引腳的地方。

圖9. 推薦的電源旁路電容布局

為了改善設計的開關特性和效率，開始 PCB 布局之前應考慮以下事項。

●   元件放置

輸入/輸出走線應盡可能短。

最大限度地降低寄生電感和電容對布局的影響。（為保持較低的信號路徑電感
，應避免使用過孔。）

V_DD 和 V_CCA（或 V_CCB）的電源旁路電容以及柵極電阻需要布置在盡可能靠近柵極驅動器的地方。

柵極驅動器應盡可能靠近開關器件，以降低走線電感並避免輸出振鈴。

●   接地考量

在高速信號層下方應有一個實心接地平麵。

V_SSA 和 V_SSB 引腳旁邊應有一個實心接地平麵，並為 V_SSA 和 V_SSB 使用多個過孔，以降低寄生電感並使輸出信號上的振鈴最小。

●   高壓 (VISO) 考量

為確保初級側和次級側之間的隔離性能良好
，對於窄體封裝和寬體封裝

，驅動器件下方不應布置任何 PCB 走線或銅，如圖 10 和圖 11 所示。建議提供 PCB 切口以防止汙染

，避免損害隔離式柵極驅動器的隔離性能。

圖10.推薦的窄體封裝PCB布局

圖11. 推薦的寬體封裝PCB布局

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息

，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

搞定電路設計之適於樹莓派的±10V模擬輸入和±15V模擬輸出I/O模塊

光伏微逆變器應用中的拓撲及工作原理分析

車規MOSFET技術確保功率開關管的可靠性和強電流處理能力

RL78族噪聲的相關注意事項及對策應用說明

功率器件動態參數測試係統選型避坑指南