【導讀】眾所周知，對於碳化矽MOSFET(SiC MOSFET)來lai說shuo

，高gao質zhi量liang的de襯chen底di可ke以yi從cong外wai部bu購gou買mai得de到dao
，高gao質zhi量liang的de外wai延yan片pian也ye可ke以yi從cong外wai部bu購gou買mai到dao，可ke是shi這zhe隻zhi是shi具ju備bei了le獲huo得de一yi個ge碳tan化hua矽gui器qi件jian的de良liang好hao基ji礎chu
，高gao性xing能neng的de碳tan化hua矽gui器qi件jian對dui於yu器qi件jian的de設she計ji和he製zhi造zao工gong藝yi有you著zhe極ji高gao的de要yao求qiu

，接jie下xia來lai我wo們men來lai看kan看kan安an森sen美mei(onsemi)在SiC MOSFET器件設計和製造上都獲得了哪些進展和成果。

Die Layout

下圖是一張製造測試完成了的SiC MOSFET的晶圓(wafer)。

圖一

芯片的表麵一般是如圖二所示
，由源極焊盤(Source pad)，柵極焊盤(Gate Pad), 開爾文源極焊盤(Kelvin Source Pad)構成。有一些隻有Gate pad
，如上圖的芯片就沒有Kelvin source pad。

圖二

在zai這zhe裏li我wo們men仔zai細xi觀guan察cha芯xin片pian的de周zhou圍wei有you一yi個ge很hen窄zhai的de環huan形xing，這zhe個ge有you人ren叫jiao耐nai壓ya環huan
，這zhe是shi很hen形xing象xiang的de說shuo法fa。它ta的de作zuo用yong主zhu要yao是shi提ti升sheng芯xin片pian的de耐nai壓ya
，我wo們men叫jiao耐nai壓ya環huan(Edge termination Ring)
，通常是JTE結構
，其實一個芯片主要就是由三部分構成，Terminal Ring，Gate Pad , Kelvin Source Pad和開關單元(Active Cell)

，一個芯片外圍一圈是耐壓環

，Gate pad把柵極信號傳遞到每一個Cell上麵
，然後裏麵是上百萬個Active Cell。通常大家關注比較多的是Active Cell，因為芯片的開關和導通性能主要是和Active Cell有比較大的關係。在這裏我們把芯片的layout還有各個部分的作用特點總結一下，這樣方便大家對芯片有一個更好的認識。

耐壓環（Edge termination Ring）

•環繞著芯片的開關單元，目前大多數采用JTE結構。

•有效控製了漏電流，提高了SiC器件的可靠性和穩定性；

•減小了電場集中效應
，提高了SiC器件的擊穿電壓
，SiC MOSFET的擊穿電壓和具體的每一個開關單元有關，同時和耐壓環也有很大的關係。

•防止離子遷移，JTE技術可以用於抑製移動離子的漂移
，從而提高SiC MOSFET的可靠性和穩定性。具體來說，JTE技術可以在SiC MOSFET的邊緣區域形成一些深度摻雜的控製區域，這些區域可以有效地抑製移動離子的漂移。此外，JTE技術還可以在控製區域中引入一些特殊的物質，例如氮、硼等，這些物質可以與移動離子發生化學反應，從而減少其在MOSFET中的積累和漂移。

柵極焊盤和（Gate Pad），開爾文源極（Kelvin Source Pad）

●   柵極pad主zhu要yao作zuo用yong就jiu一yi個ge，把ba柵zha極ji的de信xin號hao傳chuan輸shu到dao各ge個ge開kai關guan單dan元yuan，同tong時shi提ti一yi下xia
，安an森sen美mei的de芯xin片pian是shi集ji成cheng了le柵zha極ji電dian阻zu的de，這zhe樣yang在zai模mo塊kuai封feng裝zhuang上shang可ke以yi節jie省sheng空kong間jian和he一yi些xie成cheng本ben。

●   開爾文源極主要是增加了開關速度，減小開關損耗。不過在做並聯使用的時候，就需要特別的設計來使用它。

開關單元(Active Cell)

●   電流導通和關閉的路徑

●   所有的開關單元是並聯

●   固定的單元特性下，單元的數量決定了整個芯片的導通電阻大小和短路電流能力。

●   目前主要分為平麵和溝槽兩種結構

我們已經對SiC MOSFET的表麵layout有了認識，在SiC的芯片裏Edge terminal和Active Cell是非常重要的兩部分，安森美在JTE的設計上具有豐富的經驗，在SiC MOSET上已經從M1發展到了M3
，通過幾代的技術迭代發展，JTE設計仿真和製造非常的成熟。我們來總結一下JTE的一些特點和一些設計考慮因素。

SiC JTE（結延伸區）是用於改善矽碳化物（SiC）功率器件電壓阻斷能力的結構。SiC JTE的設計對於實現所需的擊穿電壓並避免因器件邊緣處高電場而導致的過早擊穿至關重要。

以下是SiC JTE設計的一些關鍵考慮因素：

1. JTE區域的寬度和摻雜：JTE區域的寬度和摻雜濃度確定器件邊緣處的電場分布。較寬和重摻JTE區域可以減少電場並提高擊穿電壓。

2. JTE的錐角和深度：JTE的錐角和深度影響電場分布和擊穿電壓。較小的錐角和較深的JTE可以減少電場並提高擊穿電壓。

4. 表麵鈍化：表麵鈍化層對於減少表麵泄漏並提高擊穿電壓非常重要。需要特別為SiC JTE器件精心設計和優化鈍化層。

5. 熱設計：SiC JTE器件可以在比其Si對應物更高的溫度下工作。但是
，高溫也可能降低器件性能和可靠性。因此
，在SiC JTE設計過程中應考慮熱設計
，如散熱和熱應力。

總體而言，SiC JTE設計是一個複雜的過程，涉及各種設計參數之間的權衡。需要進行仔細的優化和仿真，以實現所需的器件性能和可靠性。

Active Cell 開關單元 – SiC MOSFET的核心

開關單元是SiC MOSFET中一個非常重要的部分。我們可以把MOSFET（矽和碳化矽）根據它們的柵極結構分成兩類：平麵結構和溝槽結構。它們的示意圖如圖三所示。如果從結構上來說矽和碳化矽MOSFET是一樣的，但是從製造工藝和設計上來說，由於碳化矽材料和矽材料的特性導致它們要考慮的點大部分都不太一樣。比如SiC大量使用了幹蝕刻(Dry etch),還有高溫離子注入工藝，注入的元素也不一樣。

圖三

當前國際上的SiC MOSFET絕大部分都采用了圖三A的平麵結構
，有少部分的廠家采用了圖三B的(de)溝(gou)槽(cao)結(jie)構(gou)。從(cong)發(fa)展(zhan)的(de)角(jiao)度(du)來(lai)看(kan)
，最(zui)終(zhong)都(dou)會(hui)衍(yan)生(sheng)到(dao)溝(gou)槽(cao)結(jie)構(gou)。但(dan)是(shi)目(mu)前(qian)的(de)平(ping)麵(mian)結(jie)構(gou)的(de)潛(qian)力(li)還(hai)是(shi)可(ke)以(yi)繼(ji)續(xu)深(shen)挖(wa)的(de)
，而(er)溝(gou)槽(cao)結(jie)構(gou)也(ye)沒(mei)有(you)表(biao)現(xian)出(chu)它(ta)們(men)應(ying)當(dang)有(you)的(de)水(shui)平(ping)，在(zai)這(zhe)裏(li)我(wo)們(men)引(yin)入(ru)一(yi)個(ge)統(tong)一(yi)的(de)尺(chi)度(du)來(lai)衡(heng)量(liang)它(ta)們(men)的(de)性(xing)能(neng) -  Rsp(Rdson * area)
，標識的是單位麵積裏的導通電阻大小。平麵結構的SiC MOSFET具有可靠性高，設計加工簡單的優點。安森美用在汽車主驅逆變器裏的SiC MOSFET的Rsp 從第一代M1的4.2 mΩ*cm2降低到M2的2.6 mΩ*cm2，目前的最新的M3e常溫下的Rsp性能和友商的溝槽結構的SiC MOSFET的水平一致
，而高溫下的Rsp則低於友商溝槽結構SiC MOSFET的Rsp，達到了行業領先的水平。M3e的cell pitch值和目前的溝槽結構的SiC MOSFET pitch值相當，這表明安森美在平麵結構的SiC MOSFET發展優化到了一個相當高的水平。當然一個MOSFET的性能不僅僅看Rsp
，還要考慮開關損耗。通過前幾代的SiC MOSFET發展，以及根據大量的客戶應用反饋，安森美SiC MOSFET器件優化了導通損耗，開通損耗
，反向恢複損耗以及短路時間，使得它們在客戶的應用中達到最優的一個效率。

SiC MOSFET的平麵結構的Active Cell的設計製造方向主要是減小開關單元間距也就是pitch值，提升開關單元的密度，減小Rdson
，提升柵極氧化層的可靠性。

如圖三A中的結構為了盡可能的減小導通電阻，需要調整開關單元的間距，pitch值和Wg也就是柵極的寬度有一定的關係，pitch值變小
，Wg也相應變小，這個對於柵極的可靠性是有一定好處的，在SiC MOSFET裏，柵極氧化層（Gate Oxide）非常的薄，小於100納米，因此在SiC的生產工藝中使用了幹式蝕刻的方法來控製加工的精度。

根據圖三A中的導通電阻示意圖
，我們可以得出

Rdson=Rs+Rch+Ra+Rjfet+Rdrif+Rsub, 在這裏麵Rch和Ra占比最大

，超過60%以上，所以它們變成了設計和工藝優化的一個重點方向之一。不過也不是一味的減小開關單元柵極的寬度就可以減小Rsp，柵極的Wg寬度減小到一定範圍，反而會導致Rsp變bian大da，在zai設she計ji的de時shi候hou需xu要yao綜zong合he考kao慮lv以yi上shang的de參can數shu相xiang互hu之zhi間jian的de影ying響xiang，這zhe樣yang才cai能neng獲huo得de一yi個ge比bi較jiao理li想xiang的de優you化hua結jie果guo，安an森sen美mei經jing過guo幾ji代dai的de工gong藝yi迭die代dai發fa展zhan，其qi平ping麵mian結jie構gou的deSiC MOSFET上已經在性能
，良率，可靠性等方麵發展得相對成熟。

在芯片裏
，每個active cell是並聯在一起的，圖四是一個芯片的截麵圖的示意圖，在這裏采用的是帶狀結構的布局。從這裏大家會對於芯片可以有更形象的了解。

圖四 芯片的截麵圖

以下是SiC MOSFET Rdson設計的一些關鍵考慮因素：

1. 通道寬度和摻雜：SiC MOSFET的通道寬度和摻雜濃度會影響Rdson和電流密度。較寬和重摻的通道可以降低Rdson並提高電流承載能力。

2. 柵極氧化層厚度：柵極氧化層的厚度影響柵極電容，進而影響開關速度和Rdson。較薄的柵極氧化物可以提高開關速度
，但也可能增加柵極漏電流，並增加氧化層擊穿失效的風險。

3. 柵極設計：柵極設計影響柵極電阻，進而影響開關速度和Rdson。較低的柵極電阻可以提高開關速度
，但也可能增加柵極電容。總體而言，SiC MOSFET Rdson設she計ji是shi一yi個ge複fu雜za的de過guo程cheng，涉she及ji綜zong合he考kao慮lv各ge個ge參can數shu之zhi間jian的de相xiang互hu影ying響xiang。需xu要yao進jin行xing仔zai細xi的de優you化hua和he仿fang真zhen並bing且qie進jin行xing試shi驗yan和he測ce試shi，以yi實shi現xian所suo需xu的de器qi件jian性xing能neng和he可ke靠kao性xing。

集成片上柵極電阻

安森美所有針對主驅逆變器開發的SiC MOSFET都集成了柵極的電阻
，我們可以從圖五看到有無電阻的區別。圖五A是不需要柵極電阻（芯片上集成了），圖五B是需要額外加一個柵極電阻。

圖五

集成柵極電阻會給模塊設計和製造帶來一些好處：

•簡化了模塊綁定線的工藝
，降低了失效率。

•減少了焊接電阻到DBC的工藝

•降低了BOM和製造成本 

•便於封裝的相對小型化設計和製造

由於篇幅關係，加上SiC MOSFET的設計製造工藝非常的複雜
，不是三言兩語能夠闡述的清楚的，希望本文能讓大家對SiC MOSFET的設計和製造有一個概念。安森美在SiC 功率器件的設計和製造領域擁有十多年的經驗

，我們的SiC MOSFET產品經過幾代的迭代發展
，無論是性能還是品質和可靠性都已經穩定和具有競爭力，非常 歡迎選擇和使用我們的SiC MOSFET產品。

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

訓練卷積神經網絡：什麼是機器學習？——第二部分

“可靠、創新
、服務”，12年開拓進取 江波龍旗下品牌FORESEE迎來質變

納芯微王升楊：中國模擬芯片公司為汽車產業蓬勃發展注入新動能

ADALM2000實驗：測量揚聲器阻抗曲線

電源模塊應用疑惑與解惑