中心議題：

• 探討實現低相位噪聲及高速頻率切換的共存方案

解決方案：

• PLL 采用基於混頻器的鑒相器
• 采用標準兩點調製生成寬頻帶、寬頻偏調製

接jie收shou機ji質zhi量liang和he測ce試shi儀yi速su度du的de提ti高gao對dui信xin號hao發fa生sheng器qi性xing能neng提ti出chu了le更geng為wei嚴yan苛ke的de要yao求qiu。隨sui著zhe頻pin譜pu日ri益yi擁yong擠ji，通tong信xin行xing業ye必bi須xu開kai發fa新xin的de調tiao製zhi技ji術shu
，提ti高gao組zu件jian測ce試shi速su度du和he性xing能neng及ji生sheng產chan能neng力li。因yin此ci，現xian在zai比bi以yi往wang更geng加jia需xu要yao經jing濟ji高gao效xiao的de高gao質zhi量liang信xin號hao源yuan解jie決jue方fang案an。

heqichedaoshoujideyanbianleisi，xinhaofashengqidexingnengbuduantigaoerjiagequeriyizoudi，kehuhexiaofeizhebuduanyaoqiuhuodegengduodegongnenghexingnengqiexiwangjiagegengdi。

RFIC 設(she)計(ji)和(he)手(shou)機(ji)生(sheng)產(chan)測(ce)試(shi)要(yao)求(qiu)信(xin)號(hao)源(yuan)降(jiang)低(di)相(xiang)噪(zao)，加(jia)快(kuai)頻(pin)率(lv)切(qie)換(huan)速(su)度(du)，這(zhe)種(zhong)要(yao)求(qiu)通(tong)常(chang)來(lai)說(shuo)是(shi)矛(mao)盾(dun)的(de)。因(yin)此(ci)一(yi)般(ban)而(er)言(yan)，性(xing)能(neng)優(you)化(hua)往(wang)往(wang)隻(zhi)能(neng)針(zhen)對(dui)其(qi)中(zhong)一(yi)種(zhong)要(yao)求(qiu)或(huo)另(ling)一(yi)種(zhong)要(yao)求(qiu)，很(hen)少(shao)能(neng)夠(gou)同(tong)時(shi)滿(man)足(zu)兩(liang)種(zhong)要(yao)求(qiu)。Aeroflex S-Series信號發生器采用了具有特點的頻率合成器設計[圖1]同時優化兩方麵的性能

，在頻率切換時間小於100 μs的同時，1 GHz典型相噪低至-135 dBc/Hz


，頻偏20-kHz [圖2]。

現(xian)代(dai)器(qi)件(jian)技(ji)術(shu)的(de)進(jin)步(bu)實(shi)現(xian)了(le)頻(pin)率(lv)合(he)成(cheng)器(qi)設(she)計(ji)的(de)小(xiao)型(xing)化(hua)和(he)簡(jian)單(dan)化(hua)，與(yu)前(qian)代(dai)產(chan)品(pin)相(xiang)比(bi)，其(qi)尺(chi)寸(cun)和(he)成(cheng)本(ben)都(dou)有(you)大(da)幅(fu)的(de)下(xia)降(jiang)。在(zai)信(xin)號(hao)發(fa)生(sheng)器(qi)體(ti)積(ji)更(geng)小(xiao)、重量更輕的同時，其功能還可以隨著產品的發展不斷進行擴展。本文重點介紹這種頻率合成器的設計原理及其對輸出信號帶來的影響。

多環頻率合成器

多環頻率合成器設計具有更寬的頻率範圍 (高達6 GHz)和極高的頻率分辨率。這種特殊設計[圖2]采用兩個鎖相環 (PLL)。一個提供可按粗調步長在所需範圍內進行步進調整的高頻、低噪聲 RF 信號。直接數字頻率合成器 (DDS) 提供可在粗調步長內內插進行精密頻率分辨的低頻信號。兩種信號輸入第二個 PLL 生成最終輸出信號。

低噪聲高頻信號源

盡管聲表麵波 (SAW) 振蕩器一直是 1GHz 頻段低噪聲信號源，但采用倍增大功率 VHF 晶振仍reng是shi最zui好hao的de方fang法fa。問wen題ti是shi高gao頻pin晶jing振zhen可ke以yi降jiang低di噪zao聲sheng
，但dan會hui加jia大da內nei插cha步bu長chang難nan度du
，低di頻pin晶jing振zhen可ke以yi縮suo小xiao步bu長chang，但dan會hui造zao成cheng噪zao聲sheng成cheng倍bei增zeng加jia。為wei了le解jie決jue這zhe種zhong矛mao盾dun，采cai用yong135MHz晶振和小數乘法器，信號頻率範圍967 MHz到1350 MHz
，步長22.5 MHz
，與 22.5MHz 晶振相比，采用135MHz晶振時本底噪聲可改善16 dB。

晶振設計人員麵臨相互矛盾的要求。良好相位噪聲需要大功率，縮小調諧範圍。受測試儀生命周期晶振老化的影響
，壓控晶體振蕩器 (VCXO) 鎖定特定頻率需要小功率和較寬的調諧範圍。解決辦法是采用大功率振蕩器降低噪聲，以數字方式處理晶振老化。135MHz晶振是 10MHz標準參考頻率相位比較振蕩器

，可產生精確的頻率輸出。內插頻率合成器動態編程實時修正頻偏。

內插頻率合成器

內插頻率合成器高頻信號調諧範圍11.25 MHz至內插22.5MHz。輸出環路可加減頻率

，因此所需範圍僅為粗調步長的一半。這種內插頻率合成器的其他基本功能包括：

精密 0.01Hz 合成器分辨率範圍可倍增到 6 GHz，

偏置 VCXO 額定頻率偏差

應用寬頻帶 FM。

720MHz 壓控聲表麵波振蕩器 (VCSO) 是10MHz 基準頻率鎖相振蕩器，用作DDS時鍾。頻率合成器生成非調製 CW 時，通過增加一級 720MHz 信號，進一步降低 DDS 輸出已經很低的假信號，濾除低頻微小偏差。這種情況下

，頻率範圍為 22.5 MHz 至33.75 MHz。當需要頻率合成器生成寬頻偏 FM 信號時，額定內插頻率範圍由33.75 MHz 變為 45 MHz，內插信號可在 ±10 MHz 範圍內浮動，實現寬頻偏。DDS 輸出用於直接將頻率範圍由 23.75 MHz (33.75 MHz - 10 MHz) 變為 55 MHz (45 MHz + 10 MHz)。

輸出加法環路

輸出環路將兩個低噪聲信號相加。本底低噪聲壓控振蕩器 (VCO) 額定頻率範圍500 MHz至 667 MHz 增加一倍，達到 1000 MHz 至 1333 MHz。這個信號與低噪聲高頻信號混合。然後
，利用差頻對內插信號進行相位比較。鑒相器輸出經低通濾波後，通過反饋控製 VCO 構成完整的 PLL。

倍頻程頻率合成器一般采用 VCO 庫覆蓋輸出範圍，因為低噪聲倍頻程調諧範圍不是直接完成的。為實現所需調諧範圍
，可將 1/3倍頻程 VCO 放大3、4或5倍覆蓋一個倍頻程。

這種乘法器采用噪聲低於以前設計的方法。1000MHz 至 1333MHz 信號可再放大一倍

，達到 VCO 頻率的4倍。這個信號可用來直接生成4倍輸出
，或與本底 VCO 信號混合生成3倍和5倍 VCO 頻率。可調帶通濾波器選擇上、下邊帶。這種采用倍增器加混頻器的方法可保證整個倍增頻率範圍內的噪底低於采用其他方法。
[page]
快速頻率切換的實現及其設計

實現 100 µs 內完成頻率轉換
，同時保持低噪聲進一步提出了許多挑戰。頻率合成器至預調 VCO hepinlvketiaobianrongerjiguandaitonglvboqicunzaiduochumonidianya。zuyilinghuodizaijiweimiaoneiwanchengdianyatiaoxie，qiebaochizaoshengdiyujihaoweifu
，qiehuanhouwupiaoyishixianghumaodundeyaoqiu。womendefangfashiyangeshaixuanbingxuanzedizaosheng DAC、帶寬可變無源濾波器和介電吸收係數低的濾波器電容。

小數乘法器和輸出加法環路中的 PLL 采用基於混頻器的鑒相器。雖然本底噪聲很低，但它們的缺點是捕獲範圍有限，這是保證 PLL 環路帶寬的必要條件。搜索振蕩器等傳統鎖相方法對於這種應用來說速度太慢。當粗調預設相位將 VCO 頻率調整到正確範圍後，可在鎖相之前采用數字鑒相技術 (已申報專利) 精確調整 VCO。FPGA 比較鑒相器兩個信號的頻率，通過修改預設電壓將 VCO 調整到正確頻率。

由於 PLL 最小帶寬為 200 kHz


，當 VCO 極為接近鎖定時，可以非常迅速鎖定設定頻率，頻率設定可達到 100 µs 的 0.1 ppm。1-GHz 載波頻率的誤差範圍僅為 100 Hz。

頻率調製

頻率合成器采用標準兩點調製生成寬頻帶
、寬頻偏調製。FM 係統可利用先進的低成本數字處理技術設置整個 FM 增益
，匹配兩個內部校準通道的增益和延遲。調製信號可同時加給輸出 VCO 和內插頻率合成器。由於同時變化
，輸出 PLL 在鑒相器處無誤差。AC 和 DC 輸入耦合，以及相位調製也可以采用數字化方式處理。