在對指令進行處理時，信號的類型分為兩種
，一種是模擬信號，由模擬半導體器件負責處理。另一種是數字信號，由邏輯IC來進行處理。邏輯IC是一個比較寬泛的概念，包含了和很多種類
，目前隻要提到邏輯IC
，一般就指的是CMOS和BiCMOS
，雙極邏輯IC則有TTL和ECL。

 

本篇文章將要討論的，是在CMOS和TTL使用過程中經常遇到的一個問題，多餘輸入端的處理。這項問題的處理將影響到電路的正常工作，那麼正確的處理方法是什麼呢?

 

 

CMOS門電路一般是由MOS管構成，由於MOS管的柵極和其它各極間有絕緣層相隔，在直流狀態下，柵極無電流
，所以靜態時柵極不取電流，輸入電平與外接電阻無關。由於MOS管在電路中是一壓控元件，基於這一特點
，輸入端信號易受外界幹擾
，所以在使用CMOS門電路時輸入端特別注意不能懸空。在使用時應采用以下方法：

 

 

youyuyumendianludeluojigongnengshishuruxinhaozhiyaoyoudidianping，shuchuxinhaojiuweididianping
，zhiyouquanbuweigaodianpingshi
，shuchuduancaiweigaodianping。eryufeimendianludeluojigongnengshishuruxinhaozhiyaoyoudidianping
，shuchuxinhaojiushigaodianping
，zhiyoudangshuruxinhaoquanbuweigaodianpingshi
，shuchuxinhaocaishididianping。suoyimoushuruduanshurudianpingweigaodianpingshi，duidianludeluojigongnengbingwuyingxiang
，jiqitashiyongdeshuruduanyushuchuduanzhijian
，rengjuyouyuhuozheyufeiluojigongneng。zheyangduiyuCMOS與門、與非門電路的多餘輸入端就應采用高電平

，即可通過限流電阻（500Ω）接電源。

 

 

或(huo)門(men)電(dian)路(lu)的(de)邏(luo)輯(ji)功(gong)能(neng)是(shi)輸(shu)入(ru)信(xin)號(hao)隻(zhi)要(yao)有(you)高(gao)電(dian)平(ping)輸(shu)出(chu)信(xin)號(hao)就(jiu)為(wei)高(gao)電(dian)平(ping)，隻(zhi)有(you)輸(shu)入(ru)信(xin)號(hao)全(quan)部(bu)為(wei)低(di)電(dian)平(ping)時(shi)
，輸(shu)出(chu)信(xin)號(hao)才(cai)為(wei)低(di)電(dian)平(ping)。而(er)或(huo)非(fei)門(men)電(dian)路(lu)的(de)邏(luo)輯(ji)功(gong)能(neng)是(shi)輸(shu)入(ru)信(xin)號(hao)隻(zhi)要(yao)有(you)高(gao)電(dian)平(ping)，輸(shu)出(chu)信(xin)號(hao)就(jiu)是(shi)低(di)電(dian)平(ping)
，隻(zhi)有(you)當(dang)輸(shu)入(ru)信(xin)號(hao)全(quan)部(bu)是(shi)低(di)電(dian)平(ping)時(shi)輸(shu)出(chu)信(xin)號(hao)才(cai)是(shi)高(gao)電(dian)平(ping)。這(zhe)樣(yang)當(dang)或(huo)門(men)或(huo)者(zhe)或(huo)非(fei)門(men)電(dian)路(lu)某(mou)輸(shu)入(ru)端(duan)的(de)輸(shu)入(ru)信(xin)號(hao)為(wei)低(di)電(dian)平(ping)時(shi)，並(bing)不(bu)影(ying)響(xiang)門(men)電(dian)路(lu)的(de)邏(luo)輯(ji)功(gong)能(neng)。所(suo)以(yi)或(huo)門(men)和(he)或(huo)非(fei)門(men)電(dian)路(lu)多(duo)餘(yu)輸(shu)入(ru)端(duan)的(de)處(chu)理(li)方(fang)法(fa)應(ying)是(shi)將(jiang)多(duo)餘(yu)輸(shu)入(ru)端(duan)接(jie)低(di)電(dian)平(ping)，即(ji)通(tong)過(guo)限(xian)流(liu)電(dian)阻(zu)（500Ω）接地。

 

 

TTL門電路一般由晶體三極管電路構成。根據TTL電路的輸入伏安特性可知，當輸入電壓小於闡值電壓UTH，即輸入低電平時輸入電流比較大

，一般在幾百微安左右。當輸入電壓大於閾值電壓UTH時
，輸入高電平時輸入電流比較小
，一般在幾十微安左右。由於輸入電流的存在，如果TT L門電路輸入端串接有電阻
，則會影響輸入電壓。其輸入阻抗特性為：當輸入電阻較低時，輸入電壓很小，隨外接電阻的增加，輸入電平增大，當輸入電阻大於IKΩ時，輸入電平就變為閾值電壓UTH即為高電平，這樣即使輸入端不接高電平

，輸入電壓也為高電平

，影響了低電平的輸入。所以對於TTL電路多餘輸入端的處理，應采用以下方法：

 

對於TTL與門電路，隻要電路輸入端有低電平輸入，輸出就是低電平。隻有輸入端全為高電平時，輸出才為高電平。對於TTL與yu非fei門men而er言yan
，隻zhi要yao電dian路lu輸shu入ru端duan有you低di電dian平ping輸shu入ru
，輸shu出chu就jiu為wei高gao電dian平ping，隻zhi有you輸shu入ru端duan全quan部bu為wei高gao電dian平ping時shi，輸shu出chu才cai為wei低di電dian平ping。根gen據ju其qi邏luo輯ji功gong能neng，當dang某mou輸shu入ru端duan外wai接jie高gao電dian平ping時shi對dui其qi邏luo輯ji功gong能neng無wu影ying響xiang，根gen據ju這zhe一yi特te點dian應ying采cai用yong以yi下xia四si種zhong方fang法fa：將多餘輸入端接高電平

，即通過限流電阻與電源相連接；根據TTL門電路的輸入特性可知，當外接電阻為大電阻時，其輸入電壓為高電平
，這樣可以把多餘的輸入端懸空
，此時輸入端相當於外接高電平
；通過大電阻（大於1kΩ）到地
，這也相當於輸入端外接高電平；當TTL門電路的工作速度不高，信號源驅動能力較強，多餘輸入端也可與使用的輸入端並聯使用。

 

 

對於下TTL或門電路，邏輯功能是隻要輸入端有高電平輸出端就為高電平
，隻有輸入端全部為低電平時，輸出端才為低電平，TTL或huo非fei門men電dian路lu，邏luo輯ji功gong能neng是shi隻zhi要yao輸shu入ru端duan有you高gao電dian平ping

，輸shu出chu端duan就jiu為wei低di電dian平ping，隻zhi有you輸shu入ru端duan全quan部bu為wei低di電dian平ping時shi，輸shu出chu才cai為wei高gao電dian平ping
，根gen據ju上shang述shu邏luo輯ji功gong能neng，TTL或門
、或非門電路多餘輸入端的處理應采用以下方法：接低電平；接地；由TTL輸入端的輸入伏安特性可知，當輸入端接小於IKΩ的電阻時輸入端的電壓很小

，相當於接低電平，所以可以通過接小於IKΩ（500Ω）的電阻到地。

 

 

gaozutaizheshiyigeshuzidianlulichangjiandeshuyu，zhideshidianludeyizhongshuchuzhuangtai，jibushigaodianpingyebushididianping，ruguogaozutaizaishuruxiayijidianludehua，duixiajidianluwurenheyingxiang，hemeijieyiyang，ruguoyongwanyongbiaocedehuayoukenengshigaodianpingyeyoukenengshididianping
，qidianyazhikeyifudongzaigaodidianpingzhijianderenyishuzhishang，suitahoumiansuojiededianluerding。

 

 

電路分析時高阻態可做開路理解。可以把它看作輸出（輸入）電阻非常大，極限可以認為懸空（也就是說理論上高阻態不是懸空），它ta是shi對dui地di或huo對dui電dian源yuan電dian阻zu極ji大da的de狀zhuang態tai。而er實shi際ji應ying用yong上shang與yu引yin腳jiao的de懸xuan空kong幾ji乎hu是shi一yi樣yang的de。當dang門men電dian路lu的de輸shu出chu上shang拉la管guan導dao通tong而er下xia拉la管guan截jie止zhi時shi，輸shu出chu為wei高gao電dian平ping;反之就是低電平;如上拉管和下拉管都截止時
，輸出端就相當於浮空（沒有電流流動）
，其電平隨外部電平高低而定

，即該門電路放棄對輸出端電路的控製。

 

 

就是邏輯器件的輸入引腳即不接高電平，也不接低電平。由於TTL邏輯器件的內部結構，當它輸入引腳懸空時，相當於該引腳接了高電平。一般實際運用時，引腳不建議懸空，易受幹擾。對於TTL或非門接地處理，對於TTL與非門可以懸空或接高電平。至於COMS不能懸空，那是因為COMS的柵極和襯底是被二氧化矽隔開，它比較脆弱，隻能承受幾百伏的電壓，而靜電能達到上千伏，COMS懸空時電壓為VDD/2。

 

由於TTL集成電路的低電平驅動能力比高電平驅動能力大得多，所以常用低電平有效OC門輸出的七段譯碼器來驅動。

 

本篇文章介紹了在邏輯IC中CMOS和TTL出現多餘輸入端的解決方法
，並且對每種情況進行了較為詳細的說明
，希望大家能從本文得到有用的知識，解決輸入端多餘的問題。