danpianjiyingyongxitonggongzuoshi
，chulejinruxitongzhengchangdechushihuazhiwai，dangyouyuchengxuyunxingchucuohuocaozuocuowushixitongchuyusisuozhuangtaishi
，weibaituokunjing，yexuanfuweijianyizhongxinqidong。suoyixitongdefuweidianlubixuzhunque、可靠地工作。單片機的複位都是靠外部電路實現的
，在時鍾電路工作後
，隻要在單片機的RST引腳上出現24個時鍾振蕩脈衝（即2個機器周期）以上的高電平
，單片機便實現初始化狀態複位。為了保證應用係統可靠地複位
，係統采用按鍵電平複位方式。

　　

單片機AT89S52的P1口與液晶顯示模塊LCD1602的數據端口相連，P3.2控製液晶模塊的讀寫
；對比度調整端連接一個10 kΩ的可調電阻
，用來調整液晶顯示亮度。另外，單片機的P2口與CPLD的8個I/O口相連，以進行數據傳輸
，其電路設計如圖2所示。

CPLD電路設計

　　

晶振shiweichuliqitigongpinlvjizhundeyuanqijian
，shuyuxitongbukehuoquedeyibufen。tongchangfenweiyouyuanjingzhenhewuyuanjingzhenlianggedalei
，wuyuanjingzhenyaoqiuxinpianneibuyouzhendangqi，bingqieqixinhaodianyagenjuqizhendianluerding

，yunxubutongdedianya
，danwuyuanjingzhentongchangxinhaozhilianghejingdujiaocha

，xuyaojingquedepipeiwaiweidianlu，ruxugenghuanjingzhenyaotongshigenghuanwaiweidianlu。youyuanjingzhenbuxuyaoxinpiandeneibuzhendangqi


，keyitigonggaojingdudepinlvjizhun，xinhaozhiliangyejiaowuyuanjingzhenyaohao。

　　

EPM7128SLC84需要提供外部時鍾信號，由於CPLD對時鍾精度要求甚高
，通過前麵的分析可知有源晶振的通信質量和精度較無源晶振高
，所以采用1.000 MHz的有源晶體振蕩器，電路的輸出端口與處理器EPM7128SLC84的GCKL1連接，其具體電路設計如圖3所示。