FPGA利用小型查找表（16&TImes;1RAM）來實現組合邏輯，每個查找表連接到一個D觸發器的輸入端
，觸發器再來驅動其他邏輯電路或驅動I/O
，由此構成了既可實現組合邏輯功能又可實現時序邏輯功能的基本邏輯單元模塊
，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的de邏luo輯ji是shi通tong過guo向xiang內nei部bu靜jing態tai存cun儲chu單dan元yuan加jia載zai編bian程cheng數shu據ju來lai實shi現xian的de，存cun儲chu在zai存cun儲chu器qi單dan元yuan中zhong的de值zhi決jue定ding了le邏luo輯ji單dan元yuan的de邏luo輯ji功gong能neng以yi及ji各ge模mo塊kuai之zhi間jian或huo模mo塊kuai與yuI/O間的聯接方式，並最終決定了FPGA所能實現的功能，FPGA允許無限次的編程。

 

不管你是一名邏輯設計師、硬件工程師或係統工程師，甚或擁有所有這些頭銜，隻要你在任何一種高速和多協議的複雜係統中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號完整性和其他的一些關鍵設計問題。

　　

不過
，你不必獨自麵對這些挑戰，因為在當前業內領先的FPGA公(gong)司(si)裏(li)工(gong)作(zuo)的(de)應(ying)用(yong)工(gong)程(cheng)師(shi)每(mei)天(tian)都(dou)會(hui)麵(mian)對(dui)這(zhe)些(xie)問(wen)題(ti)，而(er)且(qie)他(ta)們(men)已(yi)經(jing)提(ti)出(chu)了(le)一(yi)些(xie)將(jiang)令(ling)你(ni)的(de)設(she)計(ji)工(gong)作(zuo)變(bian)得(de)更(geng)輕(qing)鬆(song)的(de)設(she)計(ji)指(zhi)導(dao)原(yuan)則(ze)和(he)解(jie)決(jue)方(fang)案(an)。掌(zhang)握(wo)FPGA設計的三大黃金法則，讓你設計更輕鬆。

　　

　　

這裏的麵積指的是FPGA的芯片資源
，包括邏輯資源和I/O資源等
；這裏的速度指的是FPGA工作的最高頻率（和DSP或者ARM不同，FPGA設計的工作頻率是不固定的，而是和設計本身的延遲緊密相連）。 在實際設計中，使用最小的麵積設計出最高的速度是每一個開發者追求的目標，但是“魚和熊掌不可兼得”，取舍之間展示了一個開發者的智慧。

　　

　　

suduyoushikeyihuanqumianjidejieyue。mianjiyuexiao，jiuyiweizhekeyiyonggengdidechengbenlaishixianchanpindegongneng。suduhuanmianjideyuanzezaiyixiejiaofuzadesuanfashejizhongchangchanghuiyongdao。zaizhexiesuanfashejizhong，liushuixianshejichangchangshibixuyongdaodejishu。zailiushuixiandeshejizhong，zhexiebeizhongfushiyongdanshishiyongcishubutongdemokuaijianghuizhanyongdaliangdeFPGA資源。對FPGAdeshejijishujinxinggaizao，jiangbeizhongfushiyongdesuanfamokuaitilianchuzuixiaodefuyongdanyuan，bingliyongzhegezuixiaodegaosudaitiyuanshejizhongbeizhongfushiyongdancishubutongdemokuai。dangran，zaigaizaodeguochengzhongbiranhuizengjiayixieqitadeziyuanlaishixianzhegedaitideguocheng。danshizhiyaosudujuyouyoushi，namezengjiadezhebufenluojiyirannenggoushixianjiangdimianjitigaosududemude。

　　

可以看到，速度換麵積的關鍵是高速基本單元的複用。

　　

　　

在(zai)這(zhe)種(zhong)方(fang)法(fa)中(zhong)麵(mian)積(ji)的(de)複(fu)製(zhi)可(ke)以(yi)換(huan)取(qu)速(su)度(du)的(de)提(ti)高(gao)。支(zhi)持(chi)的(de)速(su)度(du)越(yue)高(gao)，就(jiu)意(yi)味(wei)著(zhe)可(ke)以(yi)實(shi)現(xian)更(geng)高(gao)的(de)產(chan)品(pin)性(xing)能(neng)。一(yi)些(xie)注(zhu)重(zhong)產(chan)品(pin)性(xing)能(neng)的(de)應(ying)用(yong)領(ling)域(yu)可(ke)以(yi)采(cai)用(yong)並(bing)行(xing)處(chu)理(li)技(ji)術(shu)，實(shi)現(xian)麵(mian)積(ji)換(huan)速(su)度(du)。

 

　　

FPGA設計通常會使用HDL語言，比如Verilog HDL或者VHDL。當采用HDL語言來描述一個硬件電路功能的時候
，一定要確保代碼描述的電路是硬件可實現的。

　　

Verilog HDL語言的語法與C語言很相似
，但是它們之間有著本質的區別。C語言是基於過程的高級語言，編譯後可以在CPU上運行。而Verilog HDL語言描述的本身就是硬件結構，編譯後是硬件電路。因此，有些語句在C語言的環境中應用是沒有問題的，但是在HDL語言環境下就會導致結果不正確或者不理想。如：

　　

for（i=0
；i《16
；i++）

　　

DoSomething（）
；

　　

在C語言中運行沒有任何問題，但是在Verilog HDL的環境下編譯就會導致綜合後的資源嚴重浪費。

　　

　　

同步電路和異步電路是FPGA設計的兩種基本電路結構形式。

　　

異(yi)步(bu)電(dian)路(lu)的(de)最(zui)大(da)缺(que)點(dian)是(shi)會(hui)產(chan)生(sheng)毛(mao)刺(ci)。同(tong)步(bu)設(she)計(ji)的(de)核(he)心(xin)電(dian)路(lu)是(shi)由(you)各(ge)種(zhong)觸(chu)發(fa)器(qi)構(gou)成(cheng)的(de)。這(zhe)類(lei)電(dian)路(lu)的(de)任(ren)何(he)輸(shu)出(chu)都(dou)是(shi)在(zai)某(mou)個(ge)時(shi)鍾(zhong)的(de)邊(bian)沿(yan)驅(qu)動(dong)觸(chu)發(fa)器(qi)產(chan)生(sheng)的(de)。所(suo)以(yi)
，同(tong)步(bu)設(she)計(ji)可(ke)以(yi)很(hen)好(hao)地(di)避(bi)免(mian)毛(mao)刺(ci)的(de)產(chan)生(sheng)。

　　

FPGA基本特點：

　　

1）采用FPGA設計ASIC電路（專用集成電路），用戶不需要投片生產
，就能得到合用的芯片。

　　

2）FPGA可做其它全定製或半定製ASIC電路的中試樣片。

　　

3）FPGA內部有豐富的觸發器和I/O引腳。

　　

4）FPGA是ASIC電路中設計周期最短、開發費用最低
、風險最小的器件之一。

　　

5）FPGA采用高速CMOS工藝
，功耗低，可以與CMOS、TTL電平兼容。

　　

主要FPGA生產廠商

　　

1）Xilinx 開發平台是ISE

　　

2）Altera
，開發平台是Quartus II

　　

3）Actel ，開發平台是Libero

　　

4）LatTIce

　　

5）Atmel