新型EDA工具，應對芯片設計複雜性-互連技術-電子元件技術網

你的位置：首頁 > 互連技術 > 正文

新型EDA工具，應對芯片設計複雜性

發布時間：2017-02-09 責任編輯：sherry

【導讀】當(dang)你(ni)設(she)計(ji)電(dian)源(yuan)網(wang)絡(luo)時(shi)，得(de)考(kao)慮(lv)它(ta)們(men)對(dui)電(dian)路(lu)設(she)計(ji)的(de)影(ying)響(xiang)，並(bing)為(wei)其(qi)優(you)化(hua)布(bu)線(xian)，否(fou)則(ze)就(jiu)無(wu)法(fa)獲(huo)得(de)所(suo)有(you)製(zhi)程(cheng)微(wei)縮(suo)的(de)優(you)勢(shi)，本(ben)文(wen)就(jiu)主(zhu)要(yao)講(jiang)解(jie)應(ying)對(dui)芯(xin)片(pian)設(she)計(ji)複(fu)雜(za)性(xing)，EDA工具如何做到新典範設計。

在近日於美國舉行之年度國際固態電路會議（InternaTIonal Solid State Circuits Conference，ISSCC）的一場專題演說中，台積電設計暨技術平台副總經理侯永清（Cliff Hou）表示，工程師需要能因應今日芯片設計複雜性的新工具；而他也指出，針對四個目前的主要市場，需要采用包括機器學習在內之新技術、新假設的個別工具。

「我們需要一種新的設計典範（paradigm）來克服芯片設計挑戰；」侯永清指出：「我們是時候該推進設計典範，我們一直隻涵蓋設計領域的一小部份。」他表示，產業界在過去十年是由行動應用所驅動，圍繞著智能型手機SoC建立設計數據庫：「現在我們了解，行動應用可以做為一個起點，但我們需要為汽車、高性能係統以及物聯網（IoT）等設計考慮大不相同的應用，優化電路設計。」

侯永清展示了台積電針對一係列手機與可穿戴式裝置設計應用的四種不同SRAM設計，他也在專題演說中列出台積電已經看到某些進展的棘手挑戰；舉例來說，從40奈米到7奈米節點，金屬層的電阻增加一倍，而台積電已經在導線下打造了複雜的通孔柱（via pillars）堆棧，但並不能完全減輕這個問題。

台積電還根據芯片是否需要更高的密度或速度，采用了兩種金屬；侯永清表示，那些選項：「需要設計變革以及EDA強化…EDA供貨商們已經意識到這些問題，初步解決方案看來頗具前景。」此外，電源網絡的建構也必須非常小心，以避免在晶體管密度增加時的單元利用率（cell uTIlizaTIon）下降；他描述了能讓單元利用率在7奈米節點由大約74%回升到79%的進展。

「當你設計電源網絡時，得考慮它們對電路設計的影響，並為其優化布線，否則就無法獲得所有製程微縮的優勢；」侯永清還展示了能因應隨著設計轉移到更低電壓供電水平而增加之延遲變異（delay variaTIon）的新技術，他並呼籲催生精細度更高的新一代設計編譯程序，以優化特定領域與性能需求。

芯片設計

台積電利用機器學習在芯片設計繞線前預測線路擁擠，讓速度增加了40MHz（來源：ISSCC）

最後他展示了兩個將機器學習應用於芯片設計的案例，其中之一是在芯片布線之前，運用預測線路擁擠（congestion）的模型，將芯片速度提升40MHz。另一個案例則是能產生2萬個頻率閘控單元（clock gating cell）的先進設計，因為規模太大，設計工程師會被迫采取全局約束（global constraint）；侯永清展示了一個機器學習模型，能預測單元中的延遲並設定其個別限製。

要采購工具麼，點這裏了解一下價格!

上一篇：經驗分享：PCB布局，去耦電容如何擺放

下一篇：行業預測：2017年LED行業該何去何從？

特別推薦

技術文章更多>>

技術白皮書下載更多>>

熱門搜索

友情鏈接(QQ：317243736)

我愛方案網 ICGOO元器件商城創芯在線檢測芯片查詢天天IC網電子產品世界無線通信模塊控製工程網電子開發網電子技術應用與非網世紀電源網 21ic電子技術資料下載電源網電子發燒友網中電網中國工業電器網連接器礦山設備網工博士智慧農業工業路由器天工網乾坤芯電子元器件采購網亞馬遜KOL 聚合物鋰電池工業自動化設備企業查詢工業路由器元器件商城連接器 USB中文網今日招標網塑料機械網農業機械中國IT產經新聞網高低溫試驗箱

關閉

關閉