新型每秒千兆采樣(GSPS)高速轉換器、高性能FPGA和FPGAIP內核已經開始改變現狀，為設計師帶來了現成的解決方案和可配置的構建模塊，助其從容麵對新一代挑戰。一種采用ADI GSPS ADC並且搭載Altera® FPGA和通道化IP的參考設計將向我們展示，設計師如何在縮短上市時間的條件下，打造出最先進的電子情報和數字RF存儲器係統解決方案。

 

 

電子戰係統可以識別和反擊監視與跟蹤雷達等電子威脅。電子戰係統通常分為電子支援(ES)、電子攻擊(EA)和電子保護(EP)三類。

 

電dian子zi支zhi援yuan係xi統tong用yong於yu攔lan截jie和he測ce量liang信xin號hao參can數shu，以yi識shi別bie信xin號hao源yuan並bing進jin行xing威wei脅xie分fen析xi。電dian子zi攻gong擊ji係xi統tong會hui產chan生sheng幹gan擾rao信xin號hao，以yi壓ya製zhi真zhen實shi脈mai衝chong。數shu字zi射she頻pin存cun儲chu器qi(DRFM)shiyizhongyongyuqipianleidadeqipianjishu。dianzibaohuxitongzhuyaoyongyuchulihecunchushuruxinhaoyigoujianxinhaoshujuku。gaishujukushiyigechixugengxindezhaxunbiao，yongyushibieweilaileidaxitong。chuantongshang，zhexiexitongshizaimonipingtaishangkaifade。xiandaixitongdeshuzihuashuipinggenggao，keyiliyongkebianchengluojiqijianqiangdadexinhaochulinengli。

 

在(zai)這(zhe)些(xie)係(xi)統(tong)中(zhong)，不(bu)明(ming)目(mu)標(biao)威(wei)脅(xie)的(de)探(tan)測(ce)需(xu)要(yao)一(yi)個(ge)可(ke)以(yi)工(gong)作(zuo)於(yu)較(jiao)寬(kuan)頻(pin)段(duan)的(de)接(jie)收(shou)器(qi)，以(yi)識(shi)別(bie)威(wei)脅(xie)並(bing)發(fa)動(dong)對(dui)抗(kang)措(cuo)施(shi)。典(dian)型(xing)的(de)電(dian)子(zi)戰(zhan)係(xi)統(tong)的(de)工(gong)作(zuo)頻(pin)率(lv)範(fan)圍(wei)是(shi)直(zhi)流(liu)至(zhi)20 GHz。在寬帶寬要求以外
，實戰電子戰係統還要求高動態範圍、高靈敏度和精確的脈衝特性描述性能，新係統也要以更快的速度、更(geng)高(gao)的(de)靈(ling)敏(min)度(du)監(jian)視(shi)目(mu)標(biao)帶(dai)寬(kuan)。電(dian)子(zi)戰(zhan)係(xi)統(tong)接(jie)收(shou)到(dao)的(de)輸(shu)入(ru)信(xin)號(hao)可(ke)能(neng)來(lai)自(zi)眾(zhong)多(duo)不(bu)同(tong)來(lai)源(yuan)，並(bing)且(qie)需(xu)要(yao)識(shi)別(bie)和(he)區(qu)分(fen)每(mei)一(yi)個(ge)來(lai)源(yuan)
，此(ci)時(shi)，情(qing)況(kuang)變(bian)得(de)更(geng)加(jia)複(fu)雜(za)。在(zai)敵(di)方(fang)有(you)意(yi)為(wei)之(zhi)的(de)幹(gan)擾(rao)以(yi)外(wai)，不(bu)斷(duan)增(zeng)加(jia)的(de)頻(pin)譜(pu)擁(yong)堵(du)，特(te)別(bie)是(shi)通(tong)信(xin)基(ji)礎(chu)設(she)施(shi)的(de)快(kuai)速(su)擴(kuo)張(zhang)導(dao)致(zhi)的(de)頻(pin)譜(pu)擁(yong)堵(du)問(wen)題(ti)進(jin)一(yi)步(bu)增(zeng)加(jia)了(le)有(you)效(xiao)探(tan)測(ce)的(de)難(nan)度(du)。

 

尺寸更小、重量更輕、功(gong)率(lv)更(geng)低(di)的(de)複(fu)雜(za)係(xi)統(tong)使(shi)開(kai)發(fa)周(zhou)期(qi)變(bian)得(de)越(yue)來(lai)越(yue)長(chang)。然(ran)而(er)，新(xin)一(yi)代(dai)現(xian)成(cheng)解(jie)決(jue)方(fang)案(an)和(he)可(ke)編(bian)程(cheng)構(gou)建(jian)模(mo)塊(kuai)可(ke)為(wei)這(zhe)些(xie)挑(tiao)戰(zhan)提(ti)供(gong)解(jie)決(jue)方(fang)案(an)。對(dui)任(ren)何(he)電(dian)子(zi)戰(zhan)係(xi)統(tong)來(lai)說(shuo)

，兩(liang)個(ge)關(guan)鍵(jian)構(gou)建(jian)模(mo)塊(kuai)是(shi)模(mo)數(shu)轉(zhuan)換(huan)器(qi)和(he)實(shi)時(shi)通(tong)道(dao)化(hua)IP
，我們將進一步考察這兩個關鍵構建模塊
，展示如何應對這些挑戰。

 

 

在許多情況下

，高速ADC從模擬域向數字域的過渡是電子支援係統、dianzigongjixitonghedianzibaohuxitongdexianzhiyinsu，zaici
，xitongjiagoushiwangwangmianlinyigenanti。chengbenhexitongchicunzuixiaohuatongchangshizhongzhongzhizhong
，danxitongshejishihaibixuzaitigaoshunshijianshidaikuanyizuidachengdudizengjialanjiegailvdexuqiu，yuruhejiangdaineigaogonglvxinhaojiangdixitonglingmindudeyingxiangzuixiaohuazhijianzhaodaozuijiapingheng。zhexieyaoqiuzaizhuanhuanqishejihejiangxinhaoneirongouhedaozhuanhuanqideqianduanshejifangmiandailailetiaozhan。jishizhuanhuanqibenshenyongyouchusedexingneng
，qianduanyebixunengweichixinhaozhiliang
，jieguocushishejishibuduanchaoyuegaosuADC的極限，以提高 性能、降低成本。

 

圖1所示為一個簡單的電子戰係統。該係統的主要特性為一個射頻接收器(用於下變頻和選擇要監視的目標頻帶)、用於轉換模數域數據的ADC以及數字信號處理引擎
，該引擎通常是一個FPGA，配置為探測
、確定、分析和管理目標信號的存儲。DRFM和電子攻擊係統也包括一個采用高速DAC的相應發射鏈。

 

圖1. 典型電子戰架構信號鏈

 

從cong曆li史shi上shang來lai看kan，在zai增zeng加jia瞬shun時shi帶dai寬kuan的de同tong時shi維wei持chi需xu要yao的de線xian性xing度du需xu要yao使shi用yong多duo個ge重zhong疊die接jie收shou器qi或huo一yi種zhong交jiao錯cuo式shi架jia構gou。重zhong疊die的de接jie收shou器qi各ge自zi數shu字zi化hua所suo需xu帶dai寬kuan的de一yi部bu分fen

，並bing用yong數shu字zi信xin號hao處chu理li技ji術shu把ba來lai自zi各ge個ge通tong道dao的de數shu據ju和he可ke觀guan測ce頻pin譜pu重zhong新xin組zu合he起qi來lai。對dui於yu交jiao錯cuo式shi架jia構gou，一yi般ban要yao搭da配pei校xiao準zhun使shi用yong，以yi便bian最zui大da限xian度du地di減jian小xiao轉zhuan換huan器qi之zhi間jian的de相xiang差cha
、失調差和增益差。兩種方案的實現成本都比較高，但數字信號處理往往會根據實現需求進行定製。

 

ADI的新型RF采樣ADC (如AD9625)為新一代係統提供了解決方案，不但可以提供更大的瞬時帶寬，同時還具有更高的線性度，能夠維持所需要的靈敏度水平。AD9625是一款2.5 GSPS、12位ADC，可增進高帶寬交流性能
，在1 GHz輸入下
，其典型寬帶SNR/SFDR分別達到前所未有的57 dB/80 dB。另外
，這款ADC還支持確定到達角往往需要的多轉換器同步，集成了數字下變頻器(DDC)以便抽取和觀測輸出頻譜的較小部分。

 

AD9625能支持超過3 GHz的小信號模擬帶寬，可為係統設計師提供很大的IF定位靈活性。憑借第一和第二奈奎斯特采樣選項和超過1 GHz的可用帶寬
，設計師可以最大化前端接收器架構的性能
，實現濾波和係統複雜性的最佳平衡。

 

ADI推出了支持並行接口和串行接口(包括JESD204B標準)的器件。這對於眾多電子戰係統的高數據速率和低延遲要求是極其重要的。

 

為了便於快速製作原型和係統開發
，AD9625以VITA 42/FPGA夾層卡(FMC)平台的形式提供(見圖2)。該平台提供了一些參考設計，可借以了解如何優化ADC前方的信號調理以實現性能優化；同時
，平台還可確保ADC與處理單元之間的數據處理接口擁有充足的帶寬，以便在仍然使用CoT架構的條件下，支持來自轉換器的實時全速率數據傳輸需求。結果打造出一款高效的架構，集成2.5 GSPS ADC COTS解決方案
，以最小尺寸提供高速導管。

 

圖2. AD9625 (2500 MSPS
、12位FMC板，帶同步支持)。(PN：AD-FMCADC2-EBZ)

 

 

盡管電子攻擊係統、電dian子zi支zhi援yuan係xi統tong和he電dian子zi保bao護hu係xi統tong中zhong的de信xin號hao都dou各ge有you特te點dian，但dan它ta們men都dou有you一yi個ge共gong同tong的de組zu件jian，即ji數shu字zi通tong道dao化hua接jie收shou器qi，也ye稱cheng通tong道dao選xuan擇ze器qi。通tong道dao選xuan擇ze器qi把ba一yi個ge寬kuan帶dai寬kuan拆chai分fen成cheng小xiao帶dai寬kuan，以yi便bian把ba目mu標biao信xin號hao與yu噪zao聲sheng和he幹gan擾rao信xin號hao分fen開kai，從cong而er在zai單dan個ge子zi通tong道dao中zhong可ke靠kao地di檢jian測ce到dao低diSNR和時間敏感信號。多數數字通道化接收器都由一個濾波器組和快速傅裏葉變換(FFT)組成。

 

作(zuo)為(wei)設(she)計(ji)工(gong)程(cheng)師(shi)，這(zhe)裏(li)麵(mian)臨(lin)的(de)一(yi)個(ge)挑(tiao)戰(zhan)是(shi)，每(mei)次(ci)設(she)計(ji)或(huo)升(sheng)級(ji)新(xin)的(de)電(dian)子(zi)戰(zhan)係(xi)統(tong)時(shi)，通(tong)常(chang)都(dou)要(yao)求(qiu)開(kai)發(fa)更(geng)加(jia)複(fu)雜(za)的(de)通(tong)道(dao)選(xuan)擇(ze)器(qi)。這(zhe)是(shi)因(yin)為(wei)新(xin)設(she)計(ji)通(tong)常(chang)會(hui)導(dao)致(zhi)必(bi)要(yao)的(de)硬(ying)件(jian)升(sheng)級(ji)
，以(yi)支(zhi)持(chi)速(su)率(lv)更(geng)高(gao)的(de)轉(zhuan)換(huan)器(qi)和(he)更(geng)高(gao)的(de)處(chu)理(li)性(xing)能(neng)，以(yi)應(ying)對(dui)不(bu)斷(duan)變(bian)化(hua)的(de)全(quan)球(qiu)威(wei)脅(xie)。為(wei)了(le)加(jia)快(kuai)通(tong)道(dao)選(xuan)擇(ze)器(qi)的(de)開(kai)發(fa)步(bu)伐(fa)，降(jiang)低(di)內(nei)部(bu)研(yan)發(fa)(IRAD)成本，Altera開發了一款超高采樣速率的FFT IP和FIR濾波器IP內核，能夠處理多-GSPS轉換器輸入。這些IP內核可根據多種輸入參數

，優化您的解決方案

，如圖3所示。

 

圖3. Altera超高采樣速率FFT配置

 

圖4通過一般電子戰係統框圖描述了通道選擇器的作用，在該圖中，先對數字化輸入射頻(RF)寬(kuan)帶(dai)信(xin)號(hao)進(jin)行(xing)下(xia)變(bian)頻(pin)和(he)數(shu)字(zi)化(hua)處(chu)理(li)，然(ran)後(hou)饋(kui)入(ru)通(tong)道(dao)化(hua)接(jie)收(shou)器(qi)之(zhi)中(zhong)。對(dui)各(ge)通(tong)道(dao)的(de)輸(shu)出(chu)進(jin)行(xing)信(xin)號(hao)檢(jian)測(ce)和(he)估(gu)算(suan)
，以(yi)便(bian)把(ba)威(wei)脅(xie)信(xin)號(hao)與(yu)中(zhong)立(li)方(fang)和(he)友(you)方(fang)信(xin)號(hao)分(fen)辨(bian)開(kai)來(lai)。一(yi)旦(dan)發(fa)現(xian)威(wei)脅(xie)且(qie)有(you)數(shu)據(ju)作(zuo)為(wei)支(zhi)撐(cheng)，某(mou)些(xie)電(dian)子(zi)戰(zhan)係(xi)統(tong)就(jiu)會(hui)通(tong)過(guo)幹(gan)擾(rao)對(dui)抗(kang)威(wei)脅(xie)。在(zai)此(ci)過(guo)程(cheng)中(zhong)，接(jie)收(shou)器(qi)可(ke)能(neng)會(hui)產(chan)生(sheng)各(ge)種(zhong)幹(gan)擾(rao)信(xin)號(hao)。在(zai)敵(di)方(fang)發(fa)射(she)機(ji)中(zhong)，這(zhe)些(xie)幹(gan)擾(rao)信(xin)號(hao)可(ke)能(neng)表(biao)現(xian)為(wei)陷(xian)波(bo)白(bai)噪(zao)聲(sheng)或(huo)再(zai)生(sheng)虛(xu)假(jia)反(fan)射(she)信(xin)號(hao)(即DRFM)。幹擾信號通過反相通道選擇器，後者的作用是重構寬帶反射信號。反射信號在上變頻回敵方發射機之後再發射。

 

圖4. 一般電子戰係統框圖

 

 

項目展示的是ADC接口和通道選擇器功能。一個信號發生器產生一個正弦信號音，作為AD9625的輸入。AD9625 ADC輸出端通過行業標準FMC接口連接至Arria-V SoC開發套件。JESD204B標準定義了各種通道配置條件下邏輯器件的數據速率。在本演示中

，JESD204B接口配置為使用8通道收發器模式，如圖5A和圖5B所示。

 

圖5A. AD9625通過JESD204B接口連接Altera Arria V

 

圖5B. 麵向Altera係統在環的通道選擇器JESD204B輸入和Avalon存儲器圖

 

通過JESD204B接口接收的樣本饋入通道選擇器IP中，後者配置為用16條輸入線並行接收16個樣本(圖4中的參數M)。根據FFT點的數量，把一個全FFT幀分為多個時隙。例如
，一個1024點FFT需要1024/16 = 64個時隙。濾波器組係數和FFT處理級會根據時隙自動切換。

 

通道選擇器IP是用DSP高級版生成器(DSPBA)開發的
，這是來自Altera的一款基於模型的設計流工具。借助該工具，信號處理工程師可以在MATLAB/Simulink環境中設計、評估和驗證其算法。當算法為最優時，DSPBA會生成可以部署在Altera FPGA上的代碼。

 

通道選擇器輸出存儲在片內存儲器中，並通過Altera係統在環(SIL)工具進行驗證。SIL用一個MATLAB API來觸發片內寄存器，開始記錄
，以用於數據可視化。一旦觸發，則會對FFT處理執行一次迭代，並把產生的數據存儲到片內SRAM中。MATLAB API通過Altera Avalon存儲器圖把數據從SRAM提取到MATLAB主機中。上傳到MATLAB之後

，則會在屏幕上繪製樣本圖。

 

IP的集成是在Qsys中完成的。Qsys是Altera推出的一款集成工具，通過提供集成框架，可以大幅縮短開發流程。運用圖形用戶界麵即可實現層級式IP重用和互聯基礎設施。

 

創建一個Qsys項目，以集成通道選擇器IP和JESD204B IP。除了通道選擇器IP集成以外
，項目還集成了控製功能，以支持連接ADC的SPI配置接口。

 

通道選擇器可以通過MATLAB設置腳本輕鬆切換為不同的FFT大小。這種靈活性為將來的升級路徑提供了保障，同時還有可能在不同係統配置之間實現設計的重複利用。例如，圖6展示了來自SIL的4096點FFT輸出。

 

圖6. 4k-FFT通道選擇器通過SIL的輸出圖示例

 

 

tongguoxinyidaigaosuzhuanhuanqidazaodejiejuefangankeyitigonggenggaodeshunshidaikuanerbuxishengxitonglingmindu，tongshihainengzaipinlvguihuafangmiantigonggengdadelinghuoxing
，huozhexiaochuqianduanRF帶上的下混頻級的必要性。然而，在1 GHz範圍內實現帶寬數據分析可能對高性能係統的設計造成挑戰。

 

為了解決這個問題，可以利用通道選擇器來分析這些寬帶寬同時維持高性能。這些新型GSPS RF ADC加上新型可配置通道選擇器IP內核為新一代係統設計師提供了一種更快的解決方案，可以很好地適應不斷變化的電子戰環境。

 

本文轉載自亞德諾半導體。