引言

在功率變換器應用中，寬帶隙（WBG）技(ji)術(shu)日(ri)益(yi)成(cheng)為(wei)傳(chuan)統(tong)矽(gui)晶(jing)體(ti)管(guan)的(de)替(ti)代(dai)產(chan)品(pin)。在(zai)某(mou)些(xie)細(xi)分(fen)市(shi)場(chang)的(de)應(ying)用(yong)場(chang)景(jing)中(zhong)，提(ti)升(sheng)效(xiao)率(lv)極(ji)限(xian)一(yi)或(huo)兩(liang)個(ge)百(bai)分(fen)點(dian)依(yi)然(ran)關(guan)係(xi)重(zhong)大(da)，變(bian)換(huan)器(qi)功(gong)率(lv)密(mi)度(du)的(de)提(ti)高(gao)可(ke)以(yi)提(ti)供(gong)更(geng)多(duo)應(ying)用(yong)優(you)勢(shi)，在(zai)這(zhe)種(zhong)情(qing)況(kuang)下(xia)采(cai)用(yong)基(ji)於(yu)氮(dan)化(hua)镓(jia)（GaN）晶體管的解決方案意義重大。與傳統矽器件相類似，GaN晶(jing)體(ti)管(guan)單(dan)位(wei)裸(luo)片(pian)麵(mian)積(ji)同(tong)樣(yang)受(shou)實(shi)際(ji)生(sheng)產(chan)工(gong)藝(yi)限(xian)製(zhi)
，單(dan)個(ge)器(qi)件(jian)的(de)電(dian)流(liu)處(chu)理(li)能(neng)力(li)存(cun)在(zai)上(shang)限(xian)。為(wei)了(le)增(zeng)大(da)輸(shu)出(chu)功(gong)率(lv)，並(bing)聯(lian)配(pei)置(zhi)晶(jing)體(ti)管(guan)已(yi)成(cheng)為(wei)設(she)計(ji)工(gong)程(cheng)師(shi)可(ke)以(yi)考(kao)慮(lv)的(de)選(xuan)項(xiang)之(zhi)一(yi)。應(ying)用(yong)晶(jing)體(ti)管(guan)並(bing)聯(lian)技(ji)術(shu)在(zai)最(zui)大(da)限(xian)度(du)提(ti)升(sheng)變(bian)換(huan)器(qi)輸(shu)出(chu)功(gong)率(lv)的(de)同(tong)時(shi)，也(ye)帶(dai)來(lai)了(le)電(dian)路(lu)設(she)計(ji)層(ceng)麵(mian)的(de)挑(tiao)戰(zhan)。 

 

並聯晶體管的設計挑戰

在應用晶體管並聯技術時
，首先需要考慮的是並聯晶體管的通態電阻（RDS（on））。lixiangqingkuangxia
，suoxuanqijianyingjunyunpipei，yiquebaojingtaidianliuzaibinglianjingtiguanzhijianpingjunfenpei。qici，zaidongtaikaiguanguochengzhong
，ruguojingtiguanzhajiquefaduichengxing，bujinhuidaozhiliujingjingtiguandedianliufenpeibupingheng，dongtaidianliuhedianlujishengcanshujianghuidaozhigaopinzhendangdianya。ruguozhexiewufajiejuezhexiewenti，jiangkenengdaozhijingtiguansunhuai。

 

盡管傳統矽晶體管的並聯配置技術已經十分成熟

，但對於GaN器件並聯技術研究還鮮有涉及。考慮到GaN器件驅動的特殊性以及其高速開關特性，我們將首先從GaN器件驅動電路設計開始介紹。

 

正確設計驅動電路

諸如英飛淩科技 CoolGaN™600 V HEMT之類的GaN晶體管采用了柵極p型摻雜工藝，這會將器件的柵極閾值電壓轉換為很低的正向電壓（1.0V～1.5V）。該結構中柵極形成的pn結正向電壓（VF）約為3.0 V，電阻為幾歐姆，與柵極電容CG並聯。因此，CoolGaN™晶體管驅動電路與傳統矽晶體管存在很大差異。柵極驅動過程中，一旦達到Miller平台，柵極電壓就被鉗位到接近VF的值，這意味著在硬開關應用中需要負電壓來關斷晶體管。同時
，CoolGaN™ 器件在穩態導通狀態和開關瞬態所需驅動也有所不同。

 

針對CoolGaN™晶體管特性設計的柵極驅動電路如圖1所示。為確保柵極驅動正常，驅動電壓VS的峰值需要超過VF的兩倍（通常使用8V～10V）
，通過Ron提供了一條瞬態低阻抗高速AC路徑來為Con和CGS充電，然後通過RSS形成一條並聯的穩態DC路徑。因此，柵極導通瞬態電流由Ron決定，而RSS決定穩態二極管電流。

 

在柵極關斷時，CGS和Con中的電荷將快速達到平衡。此處必須確保Con大於CGS
，以確保穩態的電荷差使柵極電壓VG變為負值
，從而在硬開關應用中關斷晶體管。

當並聯配置CoolGaN™晶體管時
，可使用相同參數的RCqudongwangluofenbielianjiemeigebinglianjingtiguan，zaitongshiyuchuantongguijingtiguandebiaozhunqudongqilianjie。bingliandejigejingtiguanzhixuyaoyigegelixingqudongqi，lirugelixingEiceDRIVER™1EDI20N12AF，使用源極（OUT +）和漏極（OUT-）輸出分別實現晶體管的導通和關斷。當使用12V隔離電源作為柵極驅動器供電時，EiceDRIVER™內部會將其分為正向驅動電壓和-2.5V反向關斷電壓這樣可確保驅動電壓不超過晶體管柵極閾值
，並大限度減小反向導通損耗。即使在低占空比情況下，EiceDRIVER™也可以保持良好的柵極電壓調節特性，從而阻止RC驅動網絡失壓。

 

電流旁路對GaN晶體管並聯配置的影響

即使每個晶體管都配置獨立的RC驅動網絡，並聯晶體管的源極電流仍然存在部分共享路徑
，這將會對柵極驅動產生影響（見圖2）。理想情況下，所有源極電流都將從漏極流至晶體管源極，但不可避免的一種情況是
，部分源極電流會從開爾文源極（Kelvin source）流出。如果這些路徑的阻抗和PCB布線不同，則並聯的CoolGaN™晶體管柵極回路中的VGS電(dian)壓(ya)可(ke)能(neng)會(hui)有(you)所(suo)不(bu)同(tong)，小(xiao)至(zhi)幾(ji)毫(hao)伏(fu)的(de)柵(zha)極(ji)電(dian)壓(ya)差(cha)異(yi)會(hui)導(dao)致(zhi)幾(ji)安(an)培(pei)的(de)不(bu)平(ping)衡(heng)源(yuan)極(ji)電(dian)流(liu)分(fen)流(liu)，導(dao)致(zhi)並(bing)聯(lian)晶(jing)體(ti)管(guan)之(zhi)間(jian)在(zai)開(kai)關(guan)瞬(shun)態(tai)產(chan)生(sheng)劇(ju)烈(lie)振(zhen)蕩(dang)。

 

圖2：在CoolGaN™並聯操作中，開爾文源極路徑中的高阻抗可防止發生嚴重的振蕩。

 

共享驅動電流路徑問題可以通過在開爾文源極路徑中引入高阻抗共模（CM）電感解決。將共模電感器和一個1Ω電阻器配置在柵極和相應的Kelvin源(yuan)極(ji)驅(qu)動(dong)器(qi)返(fan)回(hui)路(lu)徑(jing)之(zhi)間(jian)，柵(zha)極(ji)驅(qu)動(dong)器(qi)環(huan)路(lu)中(zhong)將(jiang)呈(cheng)現(xian)很(hen)小(xiao)的(de)漏(lou)感(gan)，而(er)並(bing)聯(lian)晶(jing)體(ti)管(guan)的(de)柵(zha)極(ji)共(gong)享(xiang)路(lu)徑(jing)中(zhong)將(jiang)由(you)於(yu)兩(liang)個(ge)共(gong)模(mo)電(dian)感(gan)的(de)存(cun)在(zai)呈(cheng)現(xian)高(gao)阻(zu)抗(kang)。選(xuan)擇(ze)共(gong)模(mo)電(dian)感(gan)需(xu)要(yao)避(bi)免(mian)對(dui)柵(zha)極(ji)驅(qu)動(dong)器(qi)的(de)驅(qu)動(dong)能(neng)力(li)產(chan)生(sheng)影(ying)響(xiang)，圖(tu)3所示的SIMetrix仿真結果清楚顯示了共模電感對共享驅動電流路徑問題的抑製。

 

圖3：仿真結果顯示在沒有共模電感（上）和加入共模電感（下）情況下開關40A電流。

 

PCB優化設計

在並聯配置晶體管時，另一個普遍關注的問題是PCB中寄生電感和電容（器件布局、PCB布線、多層PCB布局），以及所用器件中寄生電感和電容的影響。對於CoolGaN™晶體管
，關鍵問題是由VGS閾值範圍和晶體管之間RDS（on）差異造成的影響。通過仿真

，在SIMetrix中對CoolGaN™晶體管進行建模分析。仿真模型使用0.9V～1.6V閾值電壓和55mΩ～70mΩ的RDS（on）值的CoolGaN™並聯
，同時對寄生電感和PCB寄生電容電容進行建模。分析結果表明
，並聯晶體管分流不均僅與所用晶體管之間的RDS（on）差異有關。在必要情況下
，可以通過進行嚴格器件匹配來解決。如前文所述，使用CM電感可以避免破壞性的持續電壓振蕩。然而

，遵循良好的元器件布局和PCB布線也是一個關鍵因素。電源環路和柵極驅動環路必須保持較小且對稱
，同時還要確保開關節點的寄生電容盡可能低。

 

積累實踐經驗

了解挑戰及其解決方案的最佳方法是在實驗室進行試驗。為此，英飛淩開發了並聯半橋評估板
，其中應用了四個70mΩ IGOT60R070D1 CoolGaN™晶(jing)體(ti)管(guan)。該(gai)評(ping)估(gu)板(ban)遵(zun)循(xun)了(le)以(yi)上(shang)介(jie)紹(shao)的(de)設(she)計(ji)準(zhun)則(ze)


，可(ke)以(yi)為(wei)評(ping)估(gu)和(he)設(she)計(ji)開(kai)發(fa)提(ti)供(gong)了(le)一(yi)個(ge)良(liang)好(hao)的(de)基(ji)礎(chu)。評(ping)估(gu)版(ban)還(hai)提(ti)供(gong)了(le)大(da)量(liang)測(ce)試(shi)點(dian)。需(xu)要(yao)注(zhu)意(yi)的(de)重(zhong)要(yao)一(yi)點(dian)是(shi)，對(dui)於(yu)某(mou)些(xie)測(ce)量(liang)點(dian)，需(xu)要(yao)高(gao)帶(dai)寬(kuan)隔(ge)離(li)差(cha)分(fen)探(tan)頭(tou)，並(bing)且(qie)在(zai)使(shi)用(yong)前(qian)矯(jiao)正(zheng)以(yi)確(que)保(bao)準(zhun)確(que)的(de)波(bo)形(xing)采(cai)集(ji)。

 

通過連接外置電感
，該評估板可用於降壓或升壓電路（buck circuit or boost circuit）測試

、雙脈衝（double pulse test）測試以及脈衝寬度調製（PWM）運行。評估板還適用於數千瓦功率等級或高開關頻率至1MHz的軟開關和硬開關應用。模塊化設計簡化了測試配置流程，除了板載100µF，450V的大容量電容之外，額外的連接器允許再增加一個母線電容。 該組件與另外兩個高頻旁路電容器一起，確定了450V的輸出或母線電壓等級。在安裝合適的散熱器、導熱片和風扇的情況下，評估板可在硬開關或軟開關下以高達28A的連續電流，或峰值電流70A運行。 死區時間電路中的電位計也包括在評估板內，可通過RC網絡實現延遲接通，以及通過二極管實現無延遲關斷。

 

圖4：並聯半橋CoolGaN™評估平台。

 

總結

盡管矽晶體管並聯配置已經十分成熟
，GaN晶體管並聯配置對於許多設計工程師而言仍然存在挑戰
，采用不同於傳統矽器件的柵極驅動電路是並聯配置的關鍵。由此開始，GaN晶體管並聯配置與矽晶體管相類似，但不完全相同。為保證並聯晶體管均流，需要在設計階段對PCB布線和器件選型進行優化。針對旁路電流對並聯GaN晶體管的影響
，在柵極和開爾文源極路徑中加入合適的共模電感是必不可少的，這將有助於最大限度減小電壓震蕩。