簡介

 

在超聲及成像等各類係統中
，模擬信號的電壓有時可能突然達到極限值。而諸如ADCqudongqizhileideduozhongxiayoudianlukeyiduimonishuruxinhaodianpingjinxingxianzhi，yiweichiqixingneng。zaiguoqutiaojianxia
，zheleiqijiankenengguoduxiqudianliu
，yekenengbeiqudongzhibaohezhuangtai，congeryanchanghuifushijian。

 

zaizheleixitongzhong，keyiliyongduozhongqianweifangdaqilaiduishuchuduandexinhaopianyijinxingxianzhi，yibaohuxiayouqijian。muqian，duoshuqianweifangdaqidouyilaiyuyizhongchengweishuchuqianweifangdaqi(OCA)的輸出箝位架構。一種被稱為輸入箝位放大器(ICA)的新型架構可提供更高的箝位精度和更低的失真。

 

圖1顯示了兩種器件的相對性能。可以看出
，在線性區，ICA更接近直線，進入箝位區後有所彎曲。另一方麵，OCA在接近箝位電壓時，偏離直線的時間更早。當然
，響應更接近直線的程度顯示了放大器在該區的線性度。

目標最大偏移稍寬，以最大限度降低失真。因此，用ICA取代OCA時(shi)
，箝(qian)位(wei)區(qu)可(ke)以(yi)較(jiao)窄(zhai)而(er)不(bu)增(zeng)加(jia)額(e)外(wai)的(de)失(shi)真(zhen)。這(zhe)樣(yang)做(zuo)可(ke)以(yi)降(jiang)低(di)下(xia)遊(you)電(dian)路(lu)在(zai)過(guo)驅(qu)過(guo)程(cheng)中(zhong)的(de)電(dian)壓(ya)。在(zai)多(duo)數(shu)設(she)計(ji)中(zhong)

，進(jin)行(xing)這(zhe)樣(yang)的(de)調(tiao)節(jie)隻(zhi)需(xu)要(yao)對(dui)產(chan)生(sheng)箝(qian)位(wei)電(dian)壓(ya)的(de)電(dian)路(lu)略(lve)作(zuo)修(xiu)改(gai)即(ji)可(ke)。

 

圖2即顯示了這種概念。各類放大器的線性信號幅度都是相同的。但是
，由於近箝位失真區較大
，必須將OCA的箝位電平上下限設得稍寬一些，以保持信號的線性度。因而
，在過驅條件下

，下遊電路在由OCA驅動時，信號將大於ICA驅動的情況。

 

 

另外
，由於ICA具有更出色的過驅特性，結果將進一步改善過驅響應。對於低增益箝位級，ICA輸出偏移箝位設定電平的值不會超過10 mV。另一方麵，OCA的過衝將達幾百毫伏，具體取決於過驅信號的大小。同樣，圖1顯示了這種概念。顯然，ICA在箝位區的性能相對平坦
，不受過

驅幅度的影響
，而OCA輸出則隨過驅幅度加大而增加。

 

ADI推出的前兩款輸入箝位放大器AD8036和AD8037采用ICA結構。但是，由於它們在工作原理方麵存在差異，除了工作增益為+1的電路，在設計中以ICA取代OCA並不是“直接”替ti代dai即ji可ke，盡jin管guan兩liang種zhong器qi件jian的de引yin腳jiao排pai列lie都dou是shi相xiang同tong的de。但dan是shi，由you於yu二er者zhe的de引yin腳jiao排pai列lie相xiang同tong，一yi般ban而er言yan

，不bu需xu要yao對dui電dian路lu進jin行xing太tai多duo修xiu改gai。不bu過guo，對dui於yu每mei種zhong狀zhuang況kuang都dou必bi須xu對dui每mei種zhong配pei置zhi單dan獨du處chu理li。下xia麵mian將jiang詳xiang細xi討tao論lun進jin行xing這zhe種zhong替ti換huan時shi需xu要yao考kao慮lv的de因yin素su。

 

反相工作

 

需要考慮的第一個因素是運算放大器的工作極性。AD8036和AD8037的輸入箝位運算放大器架構不是反相工作模式。因此，不能直接用適用於反相配置的ICA取代OCA。為了在反相應中發揮出ICA的出色箝位特性，必須采用一個獨立的反相級。

 

圖3所示電路中，反相級之後為ICA，即同相配置的AD8036，用於提供反相箝位放大器的整體功能。圖中所示電路的增益為–RF/RI，箝位電壓為VH和VL。有關箝位級的工作原理

，將在下節進一步討論。在所有箝位電路中，VH必須大於VL
，但二者可以為器件輸出範圍內的任何值。

 

 

對於要求增益大於(-)1的電路


，設計人員可以選擇如何在反相級與箝位級之間分配增益。為獲得最高精度，應降低ICA的工作增益，因為箝位精度是增益的函數
，對此下一節將詳述。需要的額外增益可以在反相級中提供。

 

同相工作

單位增益

 

對於取代同相OCA的情況
，最重要的考慮因素是箝位放大器的工作增益，因為ICA的輸出箝位電平是放大器閉環增益的函數。

 

首先需要考慮的是同相單位增益。對於OCA，箝位電平等於施加於VH (引腳8)和VL(引腳5)的電壓。對於ICA，將這些電壓值乘以閉環增益可以算出箝位電平。但是，由於增益為+1
，因而ICA和OCA的箝位電平將相等。因此，可以直接進行替換。圖4為單位增益箝位電路示例。

 

 

由於這裏討論的是同相單位增益
，因此，所選的放大器也必須在單位增益下具有穩定的工作性能。在前麵提到的兩種ICA中
，AD8036針對單位增益進行過補償。因此，可以用AD8036直接取代同相單位增益應用中的OCA。該器件將在相同電平下提供與OCA相同的增益和箝位。

 

增益為2或大於2

 

當箝位放大器的同相增益等於或大於2時
，可以使用帶寬較寬的AD8037，因為該器件針對等於或大於2dezaoshengzengyijinxingguobuchang。raner，yaobaochiqianweidianpingbubian，bixugaibianshijiayuqianweiyinjiaodedianya，yinweiqianweidianpingshifangdaqibihuanzengyidehanshu。liyongyixiadengshijikesuanchuzhengquedeqianweidianya：

 

 

其中： VCH 為輸出箝位電平上限

 VCL 為輸出箝位電平下限

 G 為放大器配置的增益

 VH 為施加於VH (引腳8)的電壓

 VL 為施加於VL

 (引腳5)的電壓

 

一般地，為了使箝位電平維持於采用OCA時的水平，施加於任一箝位引腳的電壓應設為箝位電平除以放大器閉環增益之商。例如，如果放大器的工作增益為2
，且其箝位電平上限為1V，則施加於VH(引腳8)的電壓應為1V/2，即0.5V。類似地
，如果需要將箝位電平下限設為–1V
，則施加於VL(引腳5)的電壓應為–1 V/2
，即–0.5 V。圖5所示為增益為2的AD8037的箝位級。

 

 

由(you)此(ci)可(ke)以(yi)推(tui)斷(duan)出(chu)，箝(qian)位(wei)電(dian)路(lu)中(zhong)的(de)輸(shu)入(ru)失(shi)調(tiao)將(jiang)隨(sui)運(yun)算(suan)放(fang)大(da)器(qi)級(ji)的(de)增(zeng)益(yi)倍(bei)數(shu)倍(bei)增(zeng)。為(wei)了(le)獲(huo)得(de)最(zui)佳(jia)箝(qian)位(wei)精(jing)度(du)
，箝(qian)位(wei)放(fang)大(da)器(qi)應(ying)設(she)為(wei)低(di)增(zeng)益(yi)，需(xu)要(yao)的(de)任(ren)何(he)額(e)外(wai)增(zeng)益(yi)則(ze)於(yu)箝(qian)位(wei)級(ji)之(zhi)前(qian)的(de)另(ling)一(yi)個(ge)增(zeng)益(yi)級(ji)提(ti)供(gong)。現(xian)實(shi)情(qing)況(kuang)下(xia)，對(dui)於(yu)增(zeng)益(yi)不(bu)超(chao)過(guo)10的箝位級
，利用ICA都可以實現優於OCA的精度。

 

有關近箝位區失真的討論仍然適用。箝位窗口必須稍大於最大信號偏移，以盡量減少失真。ADC將在待轉換最大信號電平與最大過驅信號電平之間形成一個區間，在該區間中其指標不會受到影響。箝位電平即應設在這一區域之內。

 

失調箝位

 

有you些xie運yun算suan放fang大da器qi應ying用yong需xu要yao在zai輸shu出chu端duan提ti供gong直zhi流liu失shi調tiao電dian壓ya。這zhe些xie一yi般ban配pei置zhi為wei反fan相xiang模mo式shi，其qi失shi調tiao可ke能neng由you直zhi流liu電dian壓ya產chan生sheng，該gai電dian壓ya通tong過guo求qiu和he電dian阻zu相xiang加jia而er得de，並bing作zuo為wei放fang大da器qi的de額e外wai輸shu入ru。由you於yuICA不bu支zhi持chi反fan相xiang模mo式shi箝qian位wei，因yin而er這zhe種zhong配pei置zhi不bu能neng箝qian位wei。可ke以yi設she計ji同tong相xiang電dian路lu，同tong時shi提ti供gong增zeng益yi和he失shi調tiao。然ran而er
，由you於yu用yong來lai改gai變bian增zeng益yi和he失shi調tiao的de電dian阻zu之zhi間jian存cun在zai相xiang互hu作zuo用yong，其qi設she計ji不bu如ru反fan相xiang配pei置zhi簡jian單dan。

 

圖6顯示了AD8037的一種同相配置
，同時提供箝位和失調。電路所示為AD9002的驅動器，這是一種8位125 MSPS模數轉換器，圖中展示了采用具有失調和箝位功能的AD8037時需要考慮的因素。AD9002的模擬輸入範圍為地電壓至–2V之間。輸入偏移該範圍的值不能太大，以避免吸收過多電流。在地電壓附近，輸入具有對稱性，其幅度為1 V p-p。

 

為使AD8037在增益為2的條件下正常工作，我們依據數據手冊選用了一個301 Ω的反饋電阻。當增益為2時，R1和R3兩個並聯電阻必須等於反饋電阻R2。因此R1 × R3/(R1 + R3) = R2 = 301 Ω用於提供失調的基準器件為AD780，其輸出為2.5V。為了算出R3的值
，先假定同相輸入端的輸入為0V。這會強製反相輸入同樣為0V，該值為–1V（與輸入中點對應的範圍中點），因此
，R2中的電流為1V/301Ω或3.32 mA。由於電流不會流入R1或運算放大器的反相輸入端，因此

，R3中的電流一定相同。因此

 

2.5 V = (3.32 mA) R3 或 R3 = 750 Ω.

 

利用以上等式，可計算出R1的值為499 Ω。
 

 

需要對信號進行箝位處理
，使輸出在任一方向上偏移ADC最大輸入信號範圍的值不超過100mV。因此，在輸出端，高電平箝位應發生於+0.1V，低電平箝位應發生於–2.1V。

 

由於箝位發生在輸入級
，因此，輸出端的箝位電平不但受電路增益的影響，同時也受失調的影響。因此
，為了取得目標箝位電平，VH必須在+550mV時偏置，VL則須在–550mV時偏置。電源與地之間兩個電阻806Ω和100Ω形成的分壓器用於產生箝位電壓。

 

一般地
，輸出端的箝位電平可用以下等式計算：

VCH = VOFF + G × VH

VCL = VOFF + G × VL

其中，VOFF為輸出端的失調電壓。

 

另外，設置箝位電平需要注意
，箝位信號(VH和VL)是交替同相輸入，在常規同相輸入超出它們形成的“窗口”時選用。請參看圖7。可以使箝位電壓比輸入信號的最大偏移高出和低出100mV，增益為2。因而，VH應比最大輸入信號偏移+0.5 V高50 mV，即+550 mV。類似地，VL應比最小輸入信號偏移-0.5 V低50mV，即-550 mV。兩種情況下
，多出的50 mV將乘以2，結果為100 mV，而相同的失調將同時應用於輸入信號和箝位信號。

 

 

1N5712肖特基二極管用於保護AD9002中的基底二極管在加電瞬變期間不發生正向偏置。

其它的考慮一般地，用於產生VH和VL電壓的電阻應保持在低於1k的水平，這樣可以減少偏置電流導致的誤差。另外，建議在接近運算放大器之處用0.1µF電容接地，以旁路VH和VL

。如ru果guo未wei使shi用yong兩liang個ge箝qian位wei輸shu入ru之zhi一yi或huo者zhe兩liang者zhe都dou未wei使shi用yong，則ze可ke將jiang相xiang應ying的de引yin腳jiao置zhi於yu懸xuan空kong，放fang大da器qi的de作zuo用yong將jiang與yu無wu箝qian位wei放fang大da器qi相xiang同tong。如ru果guo兩liang個ge箝qian位wei引yin腳jiao之zhi一yi或huo兩liang者zhe同tong時shi動dong態tai驅qu動dong，則ze可ke以yi形xing成cheng一yi種zhong非fei箝qian位wei情qing形xing。此ci時shi，VH可針對正偏移無箝位在+V處偏置
，VL可針對負偏移無箝位在–V處偏置。

 

結束語

輸入箝位放大器(ICA)比輸出箝位放大器(OCA)具有更好的箝位性能。對於多數應用，可用ICA取代OCA，但根據各種電路的細節，必須進行必要的修改
，以成功完成更替。要成功應用ICA，必須根據具體情況處理各種電路。本文提到的技術描述了多數常見情況下需要的電路變更。

（來源：亞德諾半導體）