中心議題：

• PCB設計的ESD抑止準則

解決方案：

• 電路環路設計
• 電路連線長度設計
• 地電荷注入設計
• PCB設計的其它準則
• 保護電路中的寄生電感設計

PCB布線是ESD防護的一個關鍵要素，合理的PCB設計可以減少故障檢查及返工所帶來的不必要成本。在PCB設計中， 由於采用了瞬態電壓抑止器（TVS）二極管來抑止因ESD放電產生的直接電荷注入
，因此PCB設計中更重要的是克服放電電流產生的電磁幹擾（EMI）電磁 場效應。本文將提供可以優化ESD防護的PCB設計準則。

電路環路
電(dian)流(liu)通(tong)過(guo)感(gan)應(ying)進(jin)入(ru)到(dao)電(dian)路(lu)環(huan)路(lu)，這(zhe)些(xie)環(huan)路(lu)是(shi)封(feng)閉(bi)的(de)，並(bing)具(ju)有(you)變(bian)化(hua)的(de)磁(ci)通(tong)量(liang)。電(dian)流(liu)的(de)幅(fu)度(du)與(yu)環(huan)的(de)麵(mian)積(ji)成(cheng)正(zheng)比(bi)。較(jiao)大(da)的(de)環(huan)路(lu)包(bao)含(han)有(you)較(jiao)多(duo)的(de)磁(ci)通(tong)量(liang)，因(yin)而(er)在(zai)電(dian)路(lu)中(zhong)感(gan)應(ying)出(chu)較(jiao)強(qiang)的(de)電(dian)流(liu)。因(yin)此(ci)，必(bi)須(xu)減(jian)少(shao)環(huan)路(lu)麵(mian)積(ji)。

最常見的環路如圖1所示，由電源和地線所形成。在可能的條件下

，可以采用具有電源及接地層的多層PCB設計。多層電路板不僅將電源和接地間的回路麵積減到最小，而且也減小了ESD脈衝產生的高頻EMI電磁場。

如果不能采用多層電路板，那麼用於電源線和接地的線必須連接成如圖2所示的網格狀。網格連接可以起到電源和接地層的作用，用過孔連接各層的印製線，在每個方向上過孔連接間隔應該在6厘米內。另外
，在布線時
，將電源和接地印製線盡可能靠近也可以降低環路麵積，如圖3所示。

減少環路麵積及感應電流的另一個方法是減小互連器件間的平行通路，見圖4。

當必須采用長於30厘米的信號連接線時
，可以采用保護線，如圖5所示。一個更好的辦法是在信號線附近放置地層。信號線應該距保護線或接地線層13毫米以內。

如圖6所示，將每個敏感元件的長信號線（>30厘米）或電源線與其接地線進行交叉布置。交叉的連線必須從上到下或從左到右的規則間隔布置。

電路連線長度
長的信號線也可成為接收ESD脈衝能量的天線，盡量使用較短信號線可以降低信號線作為接收ESD電磁場天線的效率。

盡量將互連的器件放在相鄰位置
，以減少互連的印製線長度。[page]

地電荷注入

ESD對地線層的直接放電可能損壞敏感電路。在使用TVS二極管的(de)同(tong)時(shi)還(hai)要(yao)使(shi)用(yong)一(yi)個(ge)或(huo)多(duo)個(ge)高(gao)頻(pin)旁(pang)路(lu)電(dian)容(rong)器(qi)
，這(zhe)些(xie)電(dian)容(rong)器(qi)放(fang)置(zhi)在(zai)易(yi)損(sun)元(yuan)件(jian)的(de)電(dian)源(yuan)和(he)地(di)之(zhi)間(jian)。旁(pang)路(lu)電(dian)容(rong)減(jian)少(shao)了(le)電(dian)荷(he)注(zhu)入(ru)，保(bao)持(chi)了(le)電(dian)源(yuan)與(yu)接(jie)地(di)端(duan)口(kou)的(de)電(dian)壓(ya)差(cha)。

TVS使感應電流分流
，保持TVS鉗位電壓的電位差。TVS及電容器應放在距被保護的IC盡可能近的位置（見圖7）
，要確保TVS到地通路以及電容器管腳長度為最短，以減少寄生電感效應。

連接器必須安裝到PCB上的銅鉑層。理想情況下，銅鉑層必須與PCB的接地層隔離，通過短線與焊盤連接。

PCB設計的其它準則
避免在PCB邊緣安排重要的信號線，如時鍾和複位信號等
；

將PCB上未使用的部分設置為接地麵
；

機殼地線與信號線間隔至少為4毫米；

保持機殼地線的長寬比小於5:1
，以減少電感效應
；

用TVS二極管來保護所有的外部連接；

保護電路中的寄生電感
TVS二極管通路中的寄生電感在發生ESD事件時會產生嚴重的電壓過衝。盡管使用了TVS二極管
，由於在電感負載兩端的感應電壓VL=L×di/dt，過高的過衝電壓仍然可能超過被保護IC的損壞電壓閾值。

保護電路承受的總電壓是TVS二極管鉗位電壓與寄生電感產生的電壓之和，VT=VC+VL。一個ESD瞬態感應電流在小於1ns的時間內就能達到峰 值（依據IEC 61000-4-2標準），假定引線電感為每英寸20nH，線長為四分之一英寸
，過衝電壓將是50V/10A的脈衝。經驗設計準則是將分流通路設計得盡可 能短，以此減少寄生電感效應。

所有的電感性通路必須考慮采用接地回路，TVS與被保護信號線之間的通路，以及連接器到TVS器件的通路。被保護的信號線應該直接連接到接地麵
，若 無接地麵，則接地回路的連線應盡可能短。TVS二極管的接地和被保護電路的接地點之間的距離應盡可能短，以減少接地平麵的寄生電感。

最後，TVS器qi件jian應ying該gai盡jin可ke能neng靠kao近jin連lian接jie器qi以yi減jian少shao進jin入ru附fu近jin線xian路lu的de瞬shun態tai耦ou合he。雖sui然ran沒mei有you到dao達da連lian接jie器qi的de直zhi接jie通tong路lu
，但dan這zhe種zhong二er次ci輻fu射she效xiao應ying也ye會hui導dao致zhi電dian路lu板ban其qi它ta部bu分fen的de工gong作zuo紊wen亂luan。