在(zai)電(dian)子(zi)係(xi)統(tong)中(zhong)選(xuan)擇(ze)什(shen)麼(me)類(lei)型(xing)的(de)去(qu)耦(ou)電(dian)容(rong)，以(yi)及(ji)如(ru)何(he)對(dui)這(zhe)些(xie)電(dian)容(rong)進(jin)行(xing)合(he)理(li)的(de)布(bu)局(ju)
，有(you)一(yi)套(tao)較(jiao)為(wei)嚴(yan)格(ge)的(de)數(shu)學(xue)模(mo)型(xing)和(he)理(li)論(lun)，同(tong)時(shi)還(hai)需(xu)要(yao)相(xiang)應(ying)的(de)分(fen)析(xi)工(gong)具(ju)進(jin)行(xing)分(fen)析(xi)。由(you)於(yu)這(zhe)部(bu)分(fen)內(nei)容(rong)超(chao)出(chu)了(le)本(ben)書(shu)的(de)研(yan)究(jiu)範(fan)圍(wei)
，因(yin)此(ci)本(ben)節(jie)僅(jin)采(cai)用(yong)一(yi)些(xie)現(xian)成(cheng)的(de)結(jie)果(guo)和(he)Xilinx的一些推薦數據來完成去耦網絡的設計。

在使用去耦電容時，重要的是減少引線長度和減小寄生電感，並將電容盡可能地安裝在器件邊上。為此，電源和地之間的閉環回路(該閉環回路與EMI特性有關)需要在CPLD／FPGA器件的電源腳附近放置一個去耦電容來實現。距離電源引腳越近
，效果會越好。

由於器件工作的頻率越高
，轉換速率越陡峭，所產生的RF電dian流liu頻pin譜pu就jiu越yue大da，需xu要yao並bing接jie各ge種zhong去qu耦ou電dian容rong。並bing接jie電dian容rong的de放fang置zhi一yi般ban用yong於yu過guo濾lv高gao頻pin町ding胄zhou邕yong量liang並bing對dui線xian路lu板ban噪zao聲sheng產chan生sheng旁pang路lu作zuo用yong，通tong常chang將jiang多duo種zhong電dian容rong成cheng對dui圍wei繞rao在zaiCPLD／FPGA器件四周，放置在電源和接地引腳之間。在50 MHz係統頻率以下
，最典型的高頻去耦電容為0.1μF與0.001μF並聯。在更高時鍾頻率下
，則應選擇0.01μF和100μF電容並聯。

在實際應用中，使用最多的去耦電容器是鉭電解電容和高頻陶瓷片電容。去耦電容通常是根據時鍾或器件工作的第1諧波來選擇，而主要的RF電流是由3次諧波或5次ci諧xie波bo產chan生sheng的de。此ci時shi還hai應ying考kao慮lv該gai相xiang位wei的de諧xie波bo，需xu要yao利li用yong各ge種zhong電dian容rong來lai去qu耦ou。另ling外wai
，時shi鍾zhong的de諧xie波bo分fen量liang也ye是shi一yi個ge必bi須xu考kao慮lv的de參can數shu，通tong常chang隻zhi要yao對dui時shi鍾zhong的de5cixieboyixiadefenliangjinxingchulijiuzugoule。ruxiatusuoshiweichangyongquoudianrongqidezijipinlvxiangyingquxian，zaizijipinlvdianfujindengxiaozukangzuixiao
，quoudexiaoguoyezuihao。zaishejizhong，butongdedianrongqibanyanbutongdejiaose。

圖1：常用去耦電容器的自激頻率響應曲線