在內存器件中
，歐姆接觸（金屬與半導體的接觸）連lian接jie了le有you源yuan區qu和he金jin屬shu布bu線xian。為wei了le使shi最zui多duo的de電dian荷he快kuai速su傳chuan輸shu過guo歐ou姆mu接jie觸chu區qu，必bi須xu使shi用yong低di電dian阻zu材cai料liao。為wei此ci，低di電dian阻zu率lv的de矽gui化hua鈷gu已yi成cheng為wei業ye內nei標biao準zhun材cai料liao，而er其qi傳chuan輸shu電dian荷he的de效xiao率lv則ze取qu決jue於yu是shi否fou能neng沉chen積ji出chu一yi層ceng足zu夠gou厚hou的de矽gui化hua鈷gu沉chen積ji層ceng，從cong而er形xing成cheng牢lao固gu的de歐ou姆mu接jie觸chu區qu。

隨著內存尺寸的不斷縮小，歐姆接觸區的麵積在每一個技術節點都縮小70%左右
，而其深寬比則不斷增加，為了達到歐姆接觸，沉積出低電阻率的矽化鈷尤為重要。在1xnm技術節點的DRAM內存製造中
，這兩個因素都使矽化物沉積越來越困難，因為矽化物需要有一定的厚度

，從而確保電荷能快速、可靠地通過歐姆接觸區，從有源區傳輸至布線的上層區域
，然後再原路返回。

DRAM尺寸縮小的兩個全新解決方案

Endura Cirrus Co如何解決矽化物覆蓋的挑戰？

應用材料公司的Endura® Cirrus™ HT Co PVD係統通過克服接觸區麵積縮小及深寬比增加帶來的挑戰，有效解決了矽化物覆蓋問題。該係統采用了高頻率RF源(yuan)，生(sheng)成(cheng)含(han)有(you)比(bi)其(qi)他(ta)源(yuan)技(ji)術(shu)濃(nong)度(du)高(gao)得(de)多(duo)的(de)金(jin)屬(shu)離(li)子(zi)的(de)等(deng)離(li)子(zi)體(ti)，從(cong)而(er)在(zai)高(gao)深(shen)寬(kuan)比(bi)器(qi)件(jian)的(de)底(di)部(bu)實(shi)現(xian)了(le)優(you)異(yi)的(de)厚(hou)度(du)和(he)均(jun)勻(yun)性(xing)。晶(jing)片(pian)上(shang)的(de)負(fu)電(dian)壓(ya)引(yin)導(dao)正(zheng)金(jin)屬(shu)離(li)子(zi)進(jin)入(ru)狹(xia)窄(zhai)的(de)孔(kong)洞(dong)中(zhong)。因(yin)此(ci)，借(jie)助(zhu)於(yu)更(geng)多(duo)的(de)金(jin)屬(shu)離(li)子(zi)，高(gao)深(shen)寬(kuan)比(bi)接(jie)觸(chu)區(qu)底(di)部(bu)的(de)覆(fu)蓋(gai)物(wu)厚(hou)度(du)可(ke)比(bi)現(xian)有(you)技(ji)術(shu)多(duo)出(chu)兩(liang)到(dao)三(san)倍(bei)。這(zhe)就(jiu)形(xing)成(cheng)了(le)一(yi)層(ceng)牢(lao)固(gu)的(de)矽(gui)化(hua)物(wu)歐(ou)姆(mu)接(jie)觸(chu)區(qu)
，減(jian)輕(qing)了(le)金(jin)屬(shu)和(he)半(ban)導(dao)體(ti)層(ceng)之(zhi)間(jian)電(dian)荷(he)傳(chuan)輸(shu)的(de)阻(zu)礙(ai)。 Endura Versa XLR2如何解決線電阻的挑戰？

DRAM單元按照列（位線）和行（字線）的陣列進行運作。位線在一個感應放大器之間傳輸電荷，從而編輯（寫入）或獲得（讀取）特定單元的數據。數據寫入或從DRAM單元讀取的速度取決於位線的電阻（即RC中的R）

；電阻越低
，數據傳輸速度越快。導體的電阻取決於電子沿線路運動時遇到的散射點。薄膜中的雜質、顆粒邊界和器件表麵粗糙度會導致電子運動減慢。其對運動速度影響的程度則與薄膜的厚度相關。

Versa XLR2係統的物理氣相沉積（PVD）腔可沉積出更純淨、更光滑的鎢薄膜，其電阻率比現有技術沉積出的鎢低10-15%，從(cong)而(er)有(you)效(xiao)解(jie)決(jue)了(le)線(xian)電(dian)阻(zu)問(wen)題(ti)。這(zhe)些(xie)優(you)異(yi)性(xing)能(neng)的(de)背(bei)後(hou)是(shi)一(yi)係(xi)列(lie)硬(ying)件(jian)創(chuang)新(xin)的(de)支(zhi)持(chi)，包(bao)括(kuo)濺(jian)射(she)源(yuan)磁(ci)控(kong)管(guan)
，全(quan)新(xin)的(de)工(gong)藝(yi)化(hua)學(xue)以(yi)及(ji)等(deng)離(li)子(zi)體(ti)特(te)性(xing)調(tiao)節(jie)功(gong)能(neng)等(deng)。憑(ping)借(jie)Versa XLR2係統生產出的低電阻鎢薄膜，鎢金屬在DRAM位線中的應用範圍有望擴展至1xnm技術節點。