【導讀】混合集成電路（Hybrid Integrated Circuit）是由半導體集成工藝與厚（薄）膜mo工gong藝yi結jie合he而er製zhi成cheng的de集ji成cheng電dian路lu。混hun合he集ji成cheng電dian路lu是shi在zai基ji片pian上shang用yong成cheng膜mo方fang法fa製zhi作zuo厚hou膜mo或huo薄bo膜mo元yuan件jian及ji其qi互hu連lian線xian，並bing在zai同tong一yi基ji片pian上shang將jiang分fen立li的de半ban導dao體ti芯xin片pian
、單片集成電路或微型元件混合組裝，再外加封裝而成。具有組裝密度大、可靠性高、電性能好等特點。

混合集成電路（Hybrid Integrated Circuit）是由半導體集成工藝與厚（薄）膜mo工gong藝yi結jie合he而er製zhi成cheng的de集ji成cheng電dian路lu。混hun合he集ji成cheng電dian路lu是shi在zai基ji片pian上shang用yong成cheng膜mo方fang法fa製zhi作zuo厚hou膜mo或huo薄bo膜mo元yuan件jian及ji其qi互hu連lian線xian
，並bing在zai同tong一yi基ji片pian上shang將jiang分fen立li的de半ban導dao體ti芯xin片pian、單片集成電路或微型元件混合組裝，再外加封裝而成。具有組裝密度大
、可靠性高
、電性能好等特點。

隨著電路板尺寸變小、布bu線xian密mi度du加jia大da以yi及ji工gong作zuo頻pin率lv的de不bu斷duan提ti高gao，電dian路lu中zhong的de電dian磁ci幹gan擾rao現xian象xiang也ye越yue來lai越yue突tu出chu

，電dian磁ci兼jian容rong問wen題ti也ye就jiu成cheng為wei一yi個ge電dian子zi係xi統tong能neng否fou正zheng常chang工gong作zuo的de關guan鍵jian。電dian路lu板ban的de電dian磁ci兼jian容rong設she計ji成cheng為wei係xi統tong設she計ji的de關guan鍵jian。

2電磁兼容原理

電dian磁ci兼jian容rong是shi指zhi電dian子zi設she備bei和he電dian源yuan在zai一yi定ding的de電dian磁ci幹gan擾rao環huan境jing下xia正zheng常chang可ke靠kao工gong作zuo的de能neng力li，同tong時shi也ye是shi電dian子zi設she備bei和he電dian源yuan限xian製zhi自zi身shen產chan生sheng電dian磁ci幹gan擾rao和he避bi免mian幹gan擾rao周zhou圍wei其qi它ta電dian子zi設she備bei的de能neng力li。

任何一個電磁幹擾的發生必須具備三個基本條件：首先要具備幹擾源，也就是產生有害電磁場的裝置或設備;其次是要具有傳播幹擾的途徑，通常認為有兩種方式：傳導耦合方式和輻射耦合方式
，第三是要有易受幹擾的敏感設備。

因此
，解決電磁兼容性問題應針對電磁幹擾的三要素

，逐一進行解決：減小幹擾發生元件的幹擾強度;切斷幹擾的傳播途徑;降低係統對幹擾的敏感程度。

混合集成電路設計中存在的電磁幹擾有：傳導幹擾
、串音幹擾以及輻射幹擾。

在解決EMI問題時，首先應確定發射源的耦合途徑是傳導的、輻fu射she的de，還hai是shi串chuan音yin。如ru果guo一yi個ge高gao幅fu度du的de瞬shun變bian電dian流liu或huo快kuai速su上shang升sheng的de電dian壓ya出chu現xian在zai靠kao近jin載zai有you信xin號hao的de導dao體ti附fu近jin，電dian磁ci幹gan擾rao的de問wen題ti主zhu要yao是shi串chuan音yin。如ru果guo幹gan擾rao源yuan和he敏min感gan器qi件jian之zhi間jian有you完wan整zheng的de電dian路lu連lian接jie
，則ze是shi傳chuan導dao幹gan擾rao。而er在zai兩liang根gen傳chuan輸shu高gao頻pin信xin號hao的de平ping行xing導dao線xian之zhi間jian則ze會hui產chan生sheng輻fu射she幹gan擾rao。

3電磁兼容設計

在zai混hun合he集ji成cheng電dian路lu電dian磁ci兼jian容rong性xing設she計ji時shi首shou先xian要yao做zuo功gong能neng性xing檢jian驗yan
，在zai方fang案an已yi確que定ding的de電dian路lu中zhong檢jian驗yan電dian磁ci兼jian容rong性xing指zhi標biao能neng否fou滿man足zu要yao求qiu

，若ruo不bu滿man足zu就jiu要yao修xiu改gai參can數shu來lai達da到dao指zhi標biao，如ru發fa射she功gong率lv、工作頻率
、重新選擇器件等。其次是做防護性設計
，包括濾波、屏蔽、接(jie)地(di)與(yu)搭(da)接(jie)設(she)計(ji)等(deng)。第(di)三(san)是(shi)做(zuo)布(bu)局(ju)的(de)調(tiao)整(zheng)性(xing)設(she)計(ji)，包(bao)括(kuo)總(zong)體(ti)布(bu)局(ju)的(de)檢(jian)驗(yan)
，元(yuan)器(qi)件(jian)及(ji)導(dao)線(xian)的(de)布(bu)局(ju)檢(jian)驗(yan)等(deng)。通(tong)常(chang)，電(dian)路(lu)的(de)電(dian)磁(ci)兼(jian)容(rong)性(xing)設(she)計(ji)包(bao)括(kuo)：工藝和部件的選擇、電路布局及導線的布設等。

3.1工藝和部件的選取

混合集成電路有三種製造工藝可供選擇，單層薄膜


、多層厚膜和多層共燒厚膜。薄膜工藝能夠生產高密度混合電路所需的小尺寸、低功率和高電流密度的元器件
，具有高質量、穩定、可靠和靈活的特點，適合於高速高頻和高封裝密度的電路中。但隻能做單層布線且成本較高。

多層厚膜工藝能夠以較低的成本製造多層互連電路， congdiancijianrongdejiaodulaishuo，duocengbuxiankeyijianxiaoxianlubandediancifushebingtigaoxianlubandekangganraonengli。yinweikeyishezhizhuanmendedianyuancenghediceng，shixinhaoyudixianzhijiandejulijinweicengjianjuli。zheyang，banshangsuoyouxinhaodehuilumianjijiukeyijiangzhizuixiao，congeryouxiaojianxiaochamofushe。

其(qi)中(zhong)多(duo)層(ceng)共(gong)燒(shao)厚(hou)膜(mo)工(gong)藝(yi)具(ju)有(you)更(geng)多(duo)的(de)優(you)點(dian)
，是(shi)目(mu)前(qian)無(wu)源(yuan)集(ji)成(cheng)的(de)主(zhu)流(liu)技(ji)術(shu)。它(ta)可(ke)以(yi)實(shi)現(xian)更(geng)多(duo)層(ceng)的(de)布(bu)線(xian)，易(yi)於(yu)內(nei)埋(mai)元(yuan)器(qi)件(jian)，提(ti)高(gao)組(zu)裝(zhuang)密(mi)度(du)
，具(ju)有(you)良(liang)好(hao)的(de)高(gao)頻(pin)特(te)性(xing)和(he)高(gao)速(su)傳(chuan)輸(shu)特(te)性(xing)。此(ci)外(wai)
，與(yu)薄(bo)膜(mo)技(ji)術(shu)具(ju)有(you)良(liang)好(hao)的(de)兼(jian)容(rong)性(xing)，二(er)者(zhe)結(jie)合(he)可(ke)實(shi)現(xian)更(geng)高(gao)組(zu)裝(zhuang)密(mi)度(du)和(he)更(geng)好(hao)性(xing)能(neng)的(de)混(hun)合(he)多(duo)層(ceng)電(dian)路(lu)。

混合電路中的有源器件一般選用裸芯片
，沒有裸芯片時可選用相應的封裝好的芯片，為得到最好的EMC特性
，盡量選用表貼式芯片。選擇芯片時在滿足產品技術指標的前提下

，盡量選用低速時鍾。在HC能用時絕不使用AC，CMOS4000能行就不用HC。電容應具有低的等效串聯電阻，這樣可以避免對信號造成大的衰減。

混合電路的封裝可采用可伐金屬的底座和殼蓋，平行縫焊，具有很好的屏蔽作用。

3.2電路的布局

在進行混合微電路的布局劃分時，首先要考慮三個主要因素：輸入/輸出引腳的個數，器件密度和功耗。一個實用的規則是片狀元件所占麵積為基片的20%
，每平方英寸耗散功率不大於2W。

在器件布置方麵，原則上應將相互有關的器件盡量靠近，將數字電路
、模擬電路及電源電路分別放置，將高頻電路與低頻電路分開。易產生噪聲的器件、小電流電路、大(da)電(dian)流(liu)電(dian)路(lu)等(deng)應(ying)盡(jin)量(liang)遠(yuan)離(li)邏(luo)輯(ji)電(dian)路(lu)。對(dui)時(shi)鍾(zhong)電(dian)路(lu)和(he)高(gao)頻(pin)電(dian)路(lu)等(deng)主(zhu)要(yao)幹(gan)擾(rao)和(he)輻(fu)射(she)源(yuan)應(ying)單(dan)獨(du)安(an)排(pai)
，遠(yuan)離(li)敏(min)感(gan)電(dian)路(lu)。輸(shu)入(ru)輸(shu)出(chu)芯(xin)片(pian)要(yao)位(wei)於(yu)接(jie)近(jin)混(hun)合(he)電(dian)路(lu)封(feng)裝(zhuang)的(de)I/O出口處。

高(gao)頻(pin)元(yuan)器(qi)件(jian)盡(jin)可(ke)能(neng)縮(suo)短(duan)連(lian)線(xian)，以(yi)減(jian)少(shao)分(fen)布(bu)參(can)數(shu)和(he)相(xiang)互(hu)間(jian)的(de)電(dian)磁(ci)幹(gan)擾(rao)
，易(yi)受(shou)幹(gan)擾(rao)元(yuan)器(qi)件(jian)不(bu)能(neng)相(xiang)互(hu)離(li)得(de)太(tai)近(jin)，輸(shu)入(ru)輸(shu)出(chu)盡(jin)量(liang)遠(yuan)離(li)。震(zhen)蕩(dang)器(qi)盡(jin)可(ke)能(neng)靠(kao)近(jin)使(shi)用(yong)時(shi)鍾(zhong)芯(xin)片(pian)的(de)位(wei)置(zhi)
，並(bing)遠(yuan)離(li)信(xin)號(hao)接(jie)口(kou)和(he)低(di)電(dian)平(ping)信(xin)號(hao)芯(xin)片(pian)。

元(yuan)器(qi)件(jian)要(yao)與(yu)基(ji)片(pian)的(de)一(yi)邊(bian)平(ping)行(xing)或(huo)垂(chui)直(zhi)，盡(jin)可(ke)能(neng)使(shi)元(yuan)器(qi)件(jian)平(ping)行(xing)排(pai)列(lie)，這(zhe)樣(yang)不(bu)僅(jin)會(hui)減(jian)小(xiao)元(yuan)器(qi)件(jian)之(zhi)間(jian)的(de)分(fen)布(bu)參(can)數(shu)，也(ye)符(fu)合(he)混(hun)合(he)電(dian)路(lu)的(de)製(zhi)造(zao)工(gong)藝(yi)，易(yi)於(yu)生(sheng)產(chan)。

在混合電路基片上電源和接地的引出焊盤應對稱布置

，最好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區連接到最負的電位平麵。

在選用多層混合電路時，電路板的層間安排隨著具體電路改變
，但一般具有以下特征。

（1）布線層應盡量安排與電源或地平麵相鄰以產生通量對消作用。

（2）電源和地層分配在內層，可視為屏蔽層，可以很好地抑製電路板上固有的共模RF幹擾
，減小高頻電源的分布阻抗。

（3）板ban內nei電dian源yuan平ping麵mian和he地di平ping麵mian盡jin量liang相xiang互hu鄰lin近jin，一yi般ban地di平ping麵mian在zai電dian源yuan平ping麵mian之zhi上shang
，這zhe樣yang可ke以yi利li用yong層ceng間jian電dian容rong作zuo為wei電dian源yuan的de平ping滑hua電dian容rong，同tong時shi接jie地di平ping麵mian對dui電dian源yuan平ping麵mian分fen布bu的de輻fu射she電dian流liu起qi到dao屏ping蔽bi作zuo用yong。

3.3導線的布局

在zai電dian路lu設she計ji中zhong
，往wang往wang隻zhi注zhu重zhong提ti高gao布bu線xian密mi度du，或huo追zhui求qiu布bu局ju均jun勻yun，忽hu視shi了le線xian路lu布bu局ju對dui預yu防fang幹gan擾rao的de影ying響xiang

，使shi大da量liang的de信xin號hao輻fu射she到dao空kong間jian形xing成cheng幹gan擾rao，可ke能neng會hui導dao致zhi更geng多duo的de電dian磁ci兼jian容rong問wen題ti。因yin此ci
，良liang好hao的de布bu線xian是shi決jue定ding設she計ji成cheng功gong的de關guan鍵jian。

3.3.1地線的布局

地(di)線(xian)不(bu)僅(jin)是(shi)電(dian)路(lu)工(gong)作(zuo)的(de)電(dian)位(wei)參(can)考(kao)點(dian)，還(hai)可(ke)以(yi)作(zuo)為(wei)信(xin)號(hao)的(de)低(di)阻(zu)抗(kang)回(hui)路(lu)。地(di)線(xian)上(shang)較(jiao)常(chang)見(jian)的(de)幹(gan)擾(rao)就(jiu)是(shi)地(di)環(huan)路(lu)電(dian)流(liu)導(dao)致(zhi)的(de)地(di)環(huan)路(lu)幹(gan)擾(rao)。解(jie)決(jue)好(hao)這(zhe)一(yi)類(lei)幹(gan)擾(rao)問(wen)題(ti)，就(jiu)等(deng)於(yu)解(jie)決(jue)了(le)大(da)部(bu)分(fen)的(de)電(dian)磁(ci)兼(jian)容(rong)問(wen)題(ti)。

dixianshangdezaoyinzhuyaoduishuzidianludedidianpingzaochengyingxiang，ershuzidianlushuchudidianpingshi，duidixiandezaoshenggengweimingan。dixianshangdeganraobujinkenengyinqidianludewudongzuo，haihuizaochengchuandaohefushefashe。yinci，jianxiaozhexieganraodezhongdianjiuzaiyujinkenengdijianxiaodixiandezukang（對於數字電路
，減小地線電感尤為重要）。

地線的布局要注意以下幾點：

（1)板上裝有多個芯片時

，地線上會出現較大的電位差，應把地線設計成封閉環路

，提高電路的噪聲容限。
（2）同時具有模擬和數字功能的電路板，模擬地和數字地通常是分離的，隻在電源處連接。
（3）根據不同的電源電壓，數字電路和模擬電路分別設置地線。
（4）公gong共gong地di線xian盡jin可ke能neng加jia粗cu。在zai采cai用yong多duo層ceng厚hou膜mo工gong藝yi時shi
，可ke專zhuan門men設she置zhi地di線xian麵mian，這zhe樣yang有you助zhu於yu減jian小xiao環huan路lu麵mian積ji

，同tong時shi也ye降jiang低di了le接jie受shou天tian線xian的de效xiao率lv。並bing且qie可ke作zuo為wei信xin號hao線xian的de屏ping蔽bi體ti。
（5）應避免梳狀地線，這種結構使信號回流環路很大
，會增加輻射和敏感度，並且芯片之間的公共阻抗也可能造成電路的誤操作。

3.3.2電源線的布局

一(yi)般(ban)而(er)言(yan)，除(chu)直(zhi)接(jie)由(you)電(dian)磁(ci)輻(fu)射(she)引(yin)起(qi)的(de)幹(gan)擾(rao)外(wai)，經(jing)由(you)電(dian)源(yuan)線(xian)引(yin)起(qi)的(de)電(dian)磁(ci)幹(gan)擾(rao)最(zui)為(wei)常(chang)見(jian)。因(yin)此(ci)電(dian)源(yuan)線(xian)的(de)布(bu)局(ju)也(ye)很(hen)重(zhong)要(yao)

，通(tong)常(chang)應(ying)遵(zun)守(shou)以(yi)下(xia)規(gui)則(ze)。

（1）芯片的電源引腳和地線引腳之間應進行去耦。去耦電容采用0.01uF的片式電容，應貼近芯片安裝，使去耦電容的回路麵積盡可能減小。
（2）選用貼片式芯片時，盡量選用電源引腳與地引腳靠得較近的芯片
，可以進一步減小去耦電容的供電回路麵積，有利於實現電磁兼容。
（3）電源線盡可能靠近地線以減小供電環路麵積，差模輻射小，有助於減小電路交擾。不同電源的供電環路不要相互重疊。
  (4）采cai用yong多duo層ceng工gong藝yi時shi，模mo擬ni電dian源yuan和he數shu字zi電dian源yuan分fen開kai，避bi免mian相xiang互hu幹gan擾rao。不bu要yao把ba數shu字zi電dian源yuan與yu模mo擬ni電dian源yuan重zhong疊die放fang置zhi，否fou則ze就jiu會hui產chan生sheng耦ou合he電dian容rong，破po壞huai分fen離li度du。
（5）電(dian)源(yuan)平(ping)麵(mian)與(yu)地(di)平(ping)麵(mian)可(ke)采(cai)用(yong)完(wan)全(quan)介(jie)質(zhi)隔(ge)離(li)，頻(pin)率(lv)和(he)速(su)度(du)很(hen)高(gao)時(shi)
，應(ying)選(xuan)用(yong)低(di)介(jie)電(dian)常(chang)數(shu)的(de)介(jie)質(zhi)漿(jiang)料(liao)。電(dian)源(yuan)平(ping)麵(mian)應(ying)靠(kao)近(jin)接(jie)地(di)平(ping)麵(mian)
，並(bing)安(an)排(pai)在(zai)接(jie)地(di)平(ping)麵(mian)之(zhi)下(xia)，對(dui)電(dian)源(yuan)平(ping)麵(mian)分(fen)布(bu)的(de)輻(fu)射(she)電(dian)流(liu)起(qi)到(dao)屏(ping)蔽(bi)作(zuo)用(yong)。

3.3.3信號線的布局

在zai使shi用yong單dan層ceng薄bo膜mo工gong藝yi時shi
，一yi個ge簡jian便bian適shi用yong的de方fang法fa是shi先xian布bu好hao地di線xian

，然ran後hou將jiang關guan鍵jian信xin號hao，如ru高gao速su時shi鍾zhong信xin號hao或huo敏min感gan電dian路lu靠kao近jin它ta們men的de地di回hui路lu布bu置zhi
，最zui後hou對dui其qi它ta電dian路lu布bu線xian。信xin號hao線xian的de布bu置zhi最zui好hao根gen據ju信xin號hao的de流liu向xiang順shun序xu安an排pai，使shi電dian路lu板ban上shang的de信xin號hao走zou向xiang流liu暢chang。

如果要把EMI減(jian)到(dao)最(zui)小(xiao)，就(jiu)讓(rang)信(xin)號(hao)線(xian)盡(jin)量(liang)靠(kao)近(jin)與(yu)它(ta)構(gou)成(cheng)的(de)回(hui)流(liu)信(xin)號(hao)線(xian)，使(shi)回(hui)路(lu)麵(mian)積(ji)盡(jin)可(ke)能(neng)小(xiao)，以(yi)免(mian)發(fa)生(sheng)輻(fu)射(she)幹(gan)擾(rao)。低(di)電(dian)平(ping)信(xin)號(hao)通(tong)道(dao)不(bu)能(neng)靠(kao)近(jin)高(gao)電(dian)平(ping)信(xin)號(hao)通(tong)道(dao)和(he)無(wu)濾(lv)波(bo)的(de)電(dian)源(yuan)線(xian)
，對(dui)噪(zao)聲(sheng)敏(min)感(gan)的(de)布(bu)線(xian)不(bu)要(yao)與(yu)大(da)電(dian)流(liu)、高速開關線平行。

如果可能，把所有關鍵走線都布置成帶狀線。不相容的信號線（數字與模擬
、高速與低速
、大電流與小電流、高電壓與低電壓等）yingxianghuyuanli
，buyaopingxingzouxian。xinhaojiandechuanraoduixianglinpingxingzouxiandechangduhezouxianjianjujiqimingan，suoyijinliangshigaosuxinhaoxianyuqitapingxingxinhaoxianjianjuladaqiepingxingchangdusuoxiao。

導dao帶dai的de電dian感gan與yu其qi長chang度du和he長chang度du的de對dui數shu成cheng正zheng比bi，與yu其qi寬kuan度du的de對dui數shu成cheng反fan比bi。因yin此ci
，導dao帶dai要yao盡jin可ke能neng短duan，同tong一yi元yuan件jian的de各ge條tiao地di址zhi線xian或huo數shu據ju線xian盡jin可ke能neng保bao持chi長chang度du一yi致zhi，作zuo為wei電dian路lu輸shu入ru輸shu出chu的de導dao線xian盡jin量liang避bi免mian相xiang鄰lin平ping行xing，最zui好hao在zai之zhi間jian加jia接jie地di線xian，可ke有you效xiao抑yi製zhi串chuan擾rao。低di速su信xin號hao的de布bu線xian密mi度du可ke以yi相xiang對dui大da些xie
，高gao速su信xin號hao的de布bu線xian密mi度du應ying盡jin量liang小xiao。

在多層厚膜工藝中，除了遵守單層布線的規則外還應注意：

盡jin量liang設she計ji單dan獨du的de地di線xian麵mian，信xin號hao層ceng安an排pai與yu地di層ceng相xiang鄰lin。不bu能neng使shi用yong時shi，必bi須xu在zai高gao頻pin或huo敏min感gan電dian路lu的de鄰lin近jin設she置zhi一yi根gen地di線xian。分fen布bu在zai不bu同tong層ceng上shang的de信xin號hao線xian走zou向xiang應ying相xiang互hu垂chui直zhi
，這zhe樣yang可ke以yi減jian少shao線xian間jian的de電dian場chang和he磁ci場chang耦ou合he幹gan擾rao;同一層上的信號線保持一定間距，最好用相應地線回路隔離，減少線間信號串擾。

每(mei)一(yi)條(tiao)高(gao)速(su)信(xin)號(hao)線(xian)要(yao)限(xian)製(zhi)在(zai)同(tong)一(yi)層(ceng)上(shang)。信(xin)號(hao)線(xian)不(bu)要(yao)離(li)基(ji)片(pian)邊(bian)緣(yuan)太(tai)近(jin)
，否(fou)則(ze)會(hui)引(yin)起(qi)特(te)征(zheng)阻(zu)抗(kang)變(bian)化(hua)，而(er)且(qie)容(rong)易(yi)產(chan)生(sheng)邊(bian)緣(yuan)場(chang)
，增(zeng)加(jia)向(xiang)外(wai)的(de)輻(fu)射(she)。

3.3.4時鍾線路的布局

時鍾電路在數字電路中占有重要地位
，同時又是產生電磁輻射的主要。一個具有2ns上升沿的時鍾信號輻射能量的頻譜可達160MHz。因此設計好時鍾電路是保證達到整個電路電磁兼容的關鍵。關於時鍾電路的布局
，有以下注意事項：

（1）所有連接晶振輸入/輸出端的導帶盡量短，以減少噪聲幹擾及分布電容對晶振的影響。

（2）晶振電容地線應使用盡量寬而短的導帶連接至器件上;離晶振最近的數字地引腳，應盡量減少過孔。

（3）不要采用菊花鏈結構傳送時鍾信號，而應采用星型結構，即所有的時鍾負載直接與時鍾功率驅動器相互連接。

4結束語

文章創新點：從提高係統電磁兼容性出發
，結合混合集成電路工藝特點，提出了在混合集成電路設計中應注意的問題和采取的具體措施。

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻

、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

產能利用率降至90%！傳三星減產NAND閃存

什麼是電子管（真空管）？

什麼是電源交叉頻率

直流係統性能劣化導致基站瞬斷的解決方案

新型多功能柔性可穿戴式傳感器守護健康