中心議題：

• 怎樣用PCB分層堆疊設計控製EMI輻射

解決方案：

• 把所有的信號走線放在一層或若幹層
• IC周圍的電源層可以看成是優良的高頻電容器
• 信號線應就近在過孔旁放置接地過孔

解決EMI問題的辦法很多，現代的EMI抑製方法包括：利用EMI抑製塗層、選用合適的EMI抑製零配件和EMI仿真設計等。本文從最基本的PCB布板出發，討論PCB分層堆疊在控製EMI輻射中的作用和設計技巧。

電源彙流排

在IC的電源引腳附近合理地安置適當容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題並非到此為止。由於電容呈有限頻率響應的特性
，這使得電容無法在全頻帶上生成幹淨地驅動IC輸出所需要的諧波功率。除此之外，電源彙流排上形成的瞬態電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態電壓就是主要的共模EMI幹擾源。

我們應該怎麽解決這些問題？

就我們電路板上的IC而言，IC周zhou圍wei的de電dian源yuan層ceng可ke以yi看kan成cheng是shi優you良liang的de高gao頻pin電dian容rong器qi，它ta可ke以yi收shou集ji為wei幹gan淨jing輸shu出chu提ti供gong高gao頻pin能neng量liang的de分fen立li電dian容rong器qi所suo泄xie漏lou的de那na部bu份fen能neng量liang。此ci外wai

，優you良liang的de電dian源yuan層ceng的de電dian感gan要yao小xiao，從cong而er電dian感gan所suo合he成cheng的de瞬shun態tai信xin號hao也ye小xiao
，進jin而er降jiang低di共gong模moEMI。
                                

當然，電源層到IC電源引腳的連線必須盡可能短，因為數位信號的上升沿越來越快，最好是直接連到IC電源引腳所在的焊盤上，這要另外討論。

為了控製共模EMI，電dian源yuan層ceng要yao有you助zhu於yu去qu耦ou和he具ju有you足zu夠gou低di的de電dian感gan，這zhe個ge電dian源yuan層ceng必bi須xu是shi一yi個ge設she計ji相xiang當dang好hao的de電dian源yuan層ceng的de配pei對dui。有you人ren可ke能neng會hui問wen
，好hao到dao什shen麽me程cheng度du才cai算suan好hao？問wen題ti的de答da案an取qu決jue於yu電dian源yuan的de分fen層ceng、層間的材料以及工作頻率(即IC上升時間的函數)。通常，電源分層的間距是6mil
，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然
，層間距越小電容越大。

上升時間為100到300ps的器件並不多，但是按照目前IC的發展速度，上升時間在100到300ps範圍的器件將占有很高的比例。對於100到300ps上升時間的電路，3mil層間距對大多數應用將不再適用。那時

，有必要采用層間距小於1mil的分層技術
，並用介電常數很高的材料代替FR4介電材料。

現在，陶瓷和加陶塑料可以滿足100到300ps上升時間電路的設計要求。

盡管未來可能會采用新材料和新方法，但對於今天常見的1到3ns上升時間電路、3到6mil層間距和FR4介電材料
，通常足夠處理高端諧波並使瞬態信號足夠低
，就是說
，共模EMI可以降得很低。本文給出的PCB分層堆疊設計實例將假定層間距為3到6mil。

電磁屏蔽

從cong信xin號hao走zou線xian來lai看kan

，好hao的de分fen層ceng策ce略lve應ying該gai是shi把ba所suo有you的de信xin號hao走zou線xian放fang在zai一yi層ceng或huo若ruo幹gan層ceng
，這zhe些xie層ceng緊jin挨ai著zhu電dian源yuan層ceng或huo接jie地di層ceng。對dui於yu電dian源yuan
，好hao的de分fen層ceng策ce略lve應ying該gai是shi電dian源yuan層ceng與yu接jie地di層ceng相xiang鄰lin，且qie電dian源yuan層ceng與yu接jie地di層ceng的de距ju離li盡jin可ke能neng小xiao
，這zhe就jiu是shi我wo們men所suo講jiang的de“分層＂策略。

PCB堆疊

什麽樣的堆疊策略有助於屏蔽和抑製EMI？以下分層堆疊方案假定電源電流在單一層上流動
，單電壓或多電壓分布在同一層的不同部份。多電源層的情形稍後討論。

4層板
4層板設計存在若幹潛在問題。首先，傳統的厚度為62mil的四層板，即使信號層在外層，電源和接地層在內層，電源層與接地層的間距仍然過大。

如果成本要求是第一位的，可以考慮以下兩種傳統4層板的替代方案。這兩個方案都能改善EMI抑製的性能

，但隻適用於板上元件密度足夠低和元件周圍有足夠麵積(放置所要求的電源覆銅層)的場合。
                        [page]

第一種為首選方案
，PCB的外層均為地層
，中間兩層均為信號/電源層。信號層上的電源用寬線走線

，這可使電源電流的路徑阻抗低，且信號微帶路徑的阻抗也低。從EMI控製的角度看
，這是現有的最佳4層PCB結構。

第二種方案的外層走電源和地，中間兩層走信號。該方案相對傳統4層板來說，改進要小一些
，層間阻抗和傳統的4層ceng板ban一yi樣yang欠qian佳jia。如ru果guo要yao控kong製zhi走zou線xian阻zu抗kang，上shang述shu堆dui疊die方fang案an都dou要yao非fei常chang小xiao心xin地di將jiang走zou線xian布bu置zhi在zai電dian源yuan和he接jie地di鋪pu銅tong島dao的de下xia邊bian。另ling外wai，電dian源yuan或huo地di層ceng上shang的de鋪pu銅tong島dao之zhi間jian應ying盡jin可ke能neng地di互hu連lian在zai一yi起qi，以yi確que保baoDC和低頻的連接性。

6層板

如果4層板上的元件密度比較大，則最好采用6層板。但是，6層板設計中某些疊層方案對電磁場的屏蔽作用不夠好
，對電源彙流排瞬態信號的降低作用甚微。下麵討論兩個實例。

                                 



第一例將電源和地分別放在第2和第5層，由於電源覆銅阻抗高

，對控製共模EMI輻射非常不利。不過，從信號的阻抗控製觀點來看
，這一方法卻是非常正確的。

第二例將電源和地分別放在第3和第4層，這一設計解決了電源覆銅阻抗問題

，由於第1層和第6層的電磁屏蔽性能差，差模EMI增加了。如果兩個外層上的信號線數量最少，走線長度很短(短於信號最高諧波波長的1/20)，則這種設計可以解決差模EMI問題。將外層上的無元件和無走線區域鋪銅填充並將覆銅區接地(每1/20波長為間隔)
，則對差模EMI的抑製特別好。如前所述
，要將鋪銅區與內部接地層多點相聯。

通用高性能6層板設計一般將第1和第6層布為地層，第3和第4層走電源和地。由於在電源層和接地層之間是兩層居中的雙微帶信號線層，因而EMI抑製能力是優異的。該設計的缺點在於走線層隻有兩層。前麵介紹過
，如果外層走線短且在無走線區域鋪銅，則用傳統的6層板也可以實現相同的堆疊。

                                        

另一種6層板布局為信號、地、信號、電源、地
、信號
，這可實現高級信號完整性設計所需要的環境。信號層與接地層相鄰
，電源層和接地層配對。顯然，不足之處是層的堆疊不平衡。

這通常會給加工製造帶來麻煩。解決問題的辦法是將第3層所有的空白區域填銅，填銅後如果第3層(ceng)的(de)覆(fu)銅(tong)密(mi)度(du)接(jie)近(jin)於(yu)電(dian)源(yuan)層(ceng)或(huo)接(jie)地(di)層(ceng)，這(zhe)塊(kuai)板(ban)可(ke)以(yi)不(bu)嚴(yan)格(ge)地(di)算(suan)作(zuo)是(shi)結(jie)構(gou)平(ping)衡(heng)的(de)電(dian)路(lu)板(ban)。填(tian)銅(tong)區(qu)必(bi)須(xu)接(jie)電(dian)源(yuan)或(huo)接(jie)地(di)。連(lian)接(jie)過(guo)孔(kong)之(zhi)間(jian)的(de)距(ju)離(li)仍(reng)然(ran)是(shi)1/20波長，不見得處處都要連接，但理想情況下應該連接。

10層板

由於多層板之間的絕緣隔離層非常薄
，所以10或12層的電路板層與層之間的阻抗非常低
，隻要分層和堆疊不出問題
，完全可望得到優異的信號完整性。要按62mil厚度加工製造12層板，困難比較多，能夠加工的製造商也不多。

由於信號層和回路層之間總是隔有絕緣層
，在10層板設計中分配中間6層來走信號線的方案並非最佳。另外，讓信號層與回路層相鄰很重要，即板布局為信號、地
、信號、信號、電源、地、信號、信號

、地、信號。
[page]
                         
這一設計為信號電流及其回路電流提供了良好的通路。恰當的布線策略是，第1層沿X方向走線，第3層沿Y方向走線，第4層沿X方向走線，以此類推。直觀地看走線，第1層1和第3層是一對分層組合，第4層和第7層是一對分層組合
，第8層和第10層是最後一對分層組合。當需要改變走線方向時，第1層上的信號線應藉由“過孔＂到第3層以後再改變方向。實際上，也許並不總能這樣做，但作為設計概念還是要盡量遵守。

當信號的走線方向變化時，應該藉由過孔從第8層和第10層或從第4層到第7層。這樣布線可確保信號的前向通路和回路之間的耦合最緊。例如
，如果信號在第1層上走線，回路在第2層且隻在第2層上走線
，那麽第1層上的信號即使是藉由“過孔＂轉到了第3層上，其回路仍在第2層，從而保持低電感
、大電容的特性以及良好的電磁屏蔽性能。
                                     
如果實際走線不是這樣
，怎麽辦
？比如第1層上的信號線經由過孔到第10層
，這時回路信號隻好從第9層尋找接地平麵
，回路電流要找到最近的接地過孔(如電阻或電容等元件的接地引腳)。如果碰巧附近存在這樣的過孔，則真的走運。假如沒有這樣近的過孔可用，電感就會變大，電容要減小，EMI一定會增加。

dangxinhaoxianbixujingyouguokonglikaixianzaideyiduibuxiancengdaoqitabuxiancengshi，yingjiujinzaiguokongpangfangzhijiediguokong，zheyangkeyishihuiluxinhaoshunlifanhuiqiadangdejiediceng。duiyudi4層和第7層分層組合，信號回路將從電源層或接地層(即第5層或第6層)返回，因為電源層和接地層之間的電容耦合良好，信號容易傳輸。
                                                   
多電源層的設計

如ru果guo同tong一yi電dian壓ya源yuan的de兩liang個ge電dian源yuan層ceng需xu要yao輸shu出chu大da電dian流liu
，則ze電dian路lu板ban應ying布bu成cheng兩liang組zu電dian源yuan層ceng和he接jie地di層ceng。在zai這zhe種zhong情qing況kuang下xia，每mei對dui電dian源yuan層ceng和he接jie地di層ceng之zhi間jian都dou放fang置zhi了le絕jue緣yuan層ceng。這zhe樣yang就jiu得de到dao我wo們men期qi望wang的de等deng分fen電dian流liu的de兩liang對dui阻zu抗kang相xiang等deng的de電dian源yuan彙hui流liu排pai。如ru果guo電dian源yuan層ceng的de堆dui疊die造zao成cheng阻zu抗kang不bu相xiang等deng
，則ze分fen流liu就jiu不bu均jun勻yun，瞬shun態tai電dian壓ya將jiang大da得de多duo，並bing且qieEMI會急劇增加。

ruguodianlubanshangcunzaiduogeshuzhibutongdedianyuandianya
，zexiangyingdixuyaoduogedianyuanceng，yaolaojiweibutongdedianyuanchuangjiangezipeiduidedianyuancenghejiediceng。zaishangshuliangzhongqingkuangxia
，quedingpeiduidianyuancenghejiedicengzaidianlubandeweizhishi，qiejizhizaoshangduipinghengjiegoudeyaoqiu。

鑒於大多數工程師設計的電路板是厚度62mil、不(bu)帶(dai)盲(mang)孔(kong)或(huo)埋(mai)孔(kong)的(de)傳(chuan)統(tong)印(yin)製(zhi)電(dian)路(lu)板(ban)，本(ben)文(wen)關(guan)於(yu)電(dian)路(lu)板(ban)分(fen)層(ceng)和(he)堆(dui)疊(die)的(de)討(tao)論(lun)都(dou)局(ju)限(xian)於(yu)此(ci)。厚(hou)度(du)差(cha)別(bie)太(tai)大(da)的(de)電(dian)路(lu)板(ban)，本(ben)文(wen)推(tui)薦(jian)的(de)分(fen)層(ceng)方(fang)案(an)可(ke)能(neng)不(bu)理(li)想(xiang)。此(ci)外(wai)，帶(dai)盲(mang)孔(kong)或(huo)埋(mai)孔(kong)的(de)電(dian)路(lu)板(ban)的(de)加(jia)工(gong)製(zhi)程(cheng)不(bu)同(tong)，本(ben)文(wen)的(de)分(fen)層(ceng)方(fang)法(fa)也(ye)不(bu)適(shi)用(yong)。

電路板設計中厚度、過孔製程和電路板的層數不是解決問題的關鍵，優良的分層堆疊是保證電源彙流排的旁路和去耦
、使shi電dian源yuan層ceng或huo接jie地di層ceng上shang的de瞬shun態tai電dian壓ya最zui小xiao並bing將jiang信xin號hao和he電dian源yuan的de電dian磁ci場chang屏ping蔽bi起qi來lai的de關guan鍵jian。理li想xiang情qing況kuang下xia

，信xin號hao走zou線xian層ceng與yu其qi回hui路lu接jie地di層ceng之zhi間jian應ying該gai有you一yi個ge絕jue緣yuan隔ge離li層ceng，配pei對dui的de層ceng間jian距ju(或一對以上)應該越小越好。根據這些基本概念和原則
，才能設計出總能達到設計要求的電路板。現在
，IC的上升時間已經很短並將更短，本文討論的技術對解決EMI屏蔽問題是必不可少的。