中心議題：

• 多層PCB板布線的特點
• PCB的疊層設計

解決方案：

• 20 - H規則及3 -W 法則
• 地線的布置
• 電源線的布置

suizhexiandaidianzijishudefazhanyijixinpiandegaosuhuahejichenghua
，gezhongdianzishebeixitongneiwaidediancihuanjinggengjiafuza，yincizaiyinzhidianlubandedianlushejijieduankaolvdiancijianrongxing( EMC) 設計是非常重要的。以12層板為例討論了多層PCB分層方法、布線的規則
、地線和電源線布置以及電磁兼容性。

0 引言

電磁兼容(Electro - Magnetic Compatibility，簡稱EMC)是(shi)一(yi)門(men)新(xin)興(xing)綜(zong)合(he)性(xing)學(xue)科(ke)，它(ta)主(zhu)要(yao)研(yan)究(jiu)電(dian)磁(ci)幹(gan)擾(rao)和(he)抗(kang)幹(gan)擾(rao)問(wen)題(ti)。電(dian)磁(ci)兼(jian)容(rong)性(xing)是(shi)指(zhi)電(dian)子(zi)設(she)備(bei)或(huo)係(xi)統(tong)在(zai)規(gui)定(ding)的(de)電(dian)磁(ci)環(huan)境(jing)電(dian)平(ping)下(xia)，不(bu)因(yin)電(dian)磁(ci)幹(gan)擾(rao)而(er)降(jiang)低(di)性(xing)能(neng)指(zhi)標(biao)
，同(tong)時(shi)它(ta)們(men)本(ben)身(shen)產(chan)生(sheng)的(de)電(dian)磁(ci)輻(fu)射(she)不(bu)大(da)於(yu)限(xian)定(ding)的(de)極(ji)限(xian)電(dian)平(ping)
，不(bu)影(ying)響(xiang)其(qi)它(ta)係(xi)統(tong)的(de)正(zheng)常(chang)運(yun)行(xing)，並(bing)達(da)到(dao)設(she)備(bei)與(yu)設(she)備(bei)、係統與係統之間互不幹擾、共同可靠工作的目的。電磁幹擾( EM I)產生是由於電磁幹擾源通過耦合路徑將能量傳遞給敏感係統造成的，它包括由導線和公共地線的傳導、通過空間輻射或近場耦合3種(zhong)基(ji)本(ben)形(xing)式(shi)。實(shi)踐(jian)證(zheng)明(ming)，即(ji)使(shi)電(dian)路(lu)原(yuan)理(li)圖(tu)設(she)計(ji)正(zheng)確(que)，印(yin)製(zhi)電(dian)路(lu)板(ban)設(she)計(ji)不(bu)當(dang)

，也(ye)會(hui)對(dui)電(dian)子(zi)設(she)備(bei)的(de)可(ke)靠(kao)性(xing)產(chan)生(sheng)不(bu)利(li)影(ying)響(xiang)，所(suo)以(yi)保(bao)證(zheng)印(yin)製(zhi)電(dian)路(lu)板(ban)電(dian)磁(ci)兼(jian)容(rong)性(xing)是(shi)整(zheng)個(ge)係(xi)統(tong)設(she)計(ji)的(de)關(guan)鍵(jian)，本(ben)文(wen)主(zhu)要(yao)討(tao)論(lun)電(dian)磁(ci)兼(jian)容(rong)技(ji)術(shu)及(ji)其(qi)在(zai)多(duo)層(ceng)印(yin)製(zhi)線(xian)路(lu)板(ban)( Printed Circuit Board，簡稱PCB)設計中的應用。

PCBshidianzichanpinzhongdianluyuanjianheqijiandezhichengjian，tatigongdianluyuanjianheqijianzhijiandedianqilianjie，shigezhongdianzishebeizuijibendezuchengbufen。rujin，daguimohechaodaguimojichengdianluyizaidianzishebeizhongdedaoguangfanyingyong，erqieyuanqijianzaiyinshuadianlubanshangdeanzhuangmiduyuelaiyuegao，xinhaodechuanshusudugengshiyuelaiyuekuai， 由此而引發的EMC問題也變得越來越突出。PCB 有單麵板(單層板) 、雙麵板(雙層板)和多層板之分。單麵板和雙麵板一般用於低、中密度布線的電路和集成度較低的電路， 多層板使用高密度布線和集成度高的電路。從電磁兼容的角度看單麵板和雙麵板不適宜高速電路，單麵、雙麵布線已滿足不了高性能電路的要求，而多層布線電路的發展為解決以上問題提供了一種可能
，並且其應用變得越來越廣泛。

1　多層布線的特點

PCBshiyoujuyouduocengjiegoudeyoujihewujijiezhicailiaozucheng
，cengzhijiandelianjietongguoguokonglaishixian，guokongdushanghuotianchongjinshucailiaojiukeyishixiancengzhijiandedianxinhaodaotong。duocengbuxianzhisuoyidedaoguangfandeyingyong
，jiuqiyuanyin，youyixiatedian：

(1)多層板內部設有專用電源層、地線層。電源層可以作為噪聲回路
，降低幹擾;同時電源層還為係統所有信號提供回路
，消除公共阻抗耦合幹擾。減小了供電線路的阻抗，從而減小了公共阻抗幹擾。

(2)多層板采用了專門地線層，對所有信號線而言都有專門接地線。信號線的特性:阻抗穩定、易匹配，減少了反射引起的波形畸變;同時，采用專門的地線層加大了信號線和地線之間的分布電容，減小了串擾。

2　印製電路板的疊層設計

2.1　PCB的布線規則
多層電路板的電磁兼容分析可以基於克希霍夫定律和法拉第電磁感應定律。根據克希霍夫定律， 任何時域信號由源到負載的傳輸都必須有一個最低阻抗的路徑。

具有多層的PCB常常用於高速、高性能的係統

，其中的多層用於直流(DC)電源或地參考平麵。這些平麵通常是沒有任何分割的實體平麵，因為具有足夠的層用作電源或地層
，因此沒有必要將不同的DC電壓置於同一層上。該層將會用作與它們相鄰的傳輸線上信號的電流返回通路。構造低阻抗的電流返回通路是這些平麵層最重要的EMC目標。

信號層分布在實體參考平麵層之間

，它們可以是對稱的帶狀線和非對稱的帶狀線。以一個12層板為例說明多層板的結構和布局 。其分層結構為T - P - S - P - S - P - S - P - S - S - P - B，“T”為頂層，“P”為參考平麵層
，“S”為信號層

，“B”為底層。從頂層至底層依次為第1層、第2層、……
、第12層(ceng)。頂(ding)層(ceng)和(he)底(di)層(ceng)用(yong)作(zuo)元(yuan)件(jian)的(de)焊(han)盤(pan)，信(xin)號(hao)在(zai)頂(ding)層(ceng)和(he)底(di)層(ceng)不(bu)應(ying)傳(chuan)輸(shu)太(tai)長(chang)的(de)距(ju)離(li)，以(yi)便(bian)減(jian)少(shao)來(lai)自(zi)走(zou)線(xian)的(de)直(zhi)接(jie)輻(fu)射(she)。不(bu)相(xiang)容(rong)的(de)信(xin)號(hao)線(xian)應(ying)相(xiang)互(hu)隔(ge)離(li)，這(zhe)樣(yang)做(zuo)的(de)目(mu)的(de)是(shi)避(bi)免(mian)相(xiang)互(hu)之(zhi)間(jian)產(chan)生(sheng)耦(ou)合(he)幹(gan)擾(rao)。高(gao)頻(pin)與(yu)低(di)頻(pin)、大電流與小電流、數字與模擬信號線是不相容的， 元件布置中就應該把不相容元件放在印製板上不同的位置， 在信號線的布置上仍要注意把它們隔離。設計時要注意以下3個問題：
[page]
(1)確定哪個參考平麵層將包含用於不同的DC電壓的多個電源區。假設第11層有多個DC電壓

，就意味著設計者必須將高速信號盡可能遠離第10層和底層，因為返回電流不能流過第10層以上的參考平麵，並且需要使用縫合電容
，第3
、5、7和9cengfenbieweigaosuxinhaodexinhaoceng。zhongyaoxinhaodezouxianjinkenengyiyigefangxiangbuju，yibianyouhuacengshangkenengdezouxiantongdaoshu。fenbuzaibutongcengshangdexinhaozouxianyinghuxiangchuizhi，zheyangkeyijianshaoxianjiandedianchanghecichangdeouheganrao，di3和第7層可以設定為“東西”走線，而第5和第9層設置為“南北”走線。走線布在哪一層要根據其到達目的地的方向。

(2)高(gao)速(su)信(xin)號(hao)走(zou)線(xian)時(shi)層(ceng)的(de)變(bian)化(hua)，及(ji)哪(na)些(xie)不(bu)同(tong)的(de)層(ceng)用(yong)於(yu)一(yi)個(ge)獨(du)立(li)的(de)走(zou)線(xian)
，確(que)保(bao)返(fan)回(hui)電(dian)流(liu)從(cong)一(yi)個(ge)參(can)考(kao)平(ping)麵(mian)流(liu)到(dao)需(xu)要(yao)的(de)新(xin)參(can)考(kao)平(ping)麵(mian)。這(zhe)樣(yang)是(shi)為(wei)了(le)減(jian)小(xiao)信(xin)號(hao)環(huan)路(lu)麵(mian)積(ji)，減(jian)小(xiao)環(huan)路(lu)的(de)差(cha)模(mo)電(dian)流(liu)輻(fu)射(she)和(he)共(gong)模(mo)電(dian)流(liu)輻(fu)射(she)。環(huan)路(lu)輻(fu)射(she)與(yu)電(dian)流(liu)強(qiang)度(du)、環(huan)路(lu)麵(mian)積(ji)成(cheng)正(zheng)比(bi)。實(shi)際(ji)上(shang)，最(zui)好(hao)的(de)設(she)計(ji)並(bing)不(bu)要(yao)求(qiu)返(fan)回(hui)電(dian)流(liu)改(gai)變(bian)參(can)考(kao)平(ping)麵(mian)
，而(er)是(shi)簡(jian)單(dan)地(di)從(cong)參(can)考(kao)平(ping)麵(mian)的(de)一(yi)側(ce)改(gai)變(bian)到(dao)另(ling)一(yi)側(ce)。如(ru)信(xin)號(hao)層(ceng)的(de)組(zu)合(he)可(ke)以(yi)用(yong)作(zuo)信(xin)號(hao)層(ceng)對(dui):第3層和第5層，第5層和第7層，第7層和第9層，這就允許一個東西方向和南北方向形成一個布線組合。但是第3層和第9層的組合就不應使用，因為這要求返回電流從第4層流到第8層ceng。盡jin管guan一yi個ge去qu耦ou電dian容rong可ke以yi放fang置zhi在zai過guo孔kong附fu近jin，但dan在zai高gao頻pin時shi由you於yu存cun在zai引yin線xian和he過guo孔kong電dian感gan而er使shi電dian容rong失shi去qu作zuo用yong。並bing且qie這zhe種zhong走zou線xian會hui使shi信xin號hao環huan路lu麵mian積ji增zeng大da，不bu利li減jian小xiao電dian流liu輻fu射she。

(3)為參考平麵層選定DC電壓。該例中，由於處理器內部信號處理的高速性，致使在電源/地參考引腳上存在大量的噪聲。因此，在為處理器提供相同DC電壓上使用去耦電容器非常重要，並且盡可能有效地使用去耦電容器。降低這些元件電感的最好方法是連接走線盡可能短和寬，並且盡可能使過孔短和粗。

如果第2層分配為“地”，且第4層(ceng)分(fen)配(pei)為(wei)處(chu)理(li)器(qi)的(de)電(dian)源(yuan)
，則(ze)過(guo)孔(kong)距(ju)離(li)放(fang)置(zhi)處(chu)理(li)器(qi)和(he)去(qu)耦(ou)電(dian)容(rong)器(qi)的(de)頂(ding)層(ceng)應(ying)該(gai)盡(jin)可(ke)能(neng)短(duan)。延(yan)伸(shen)到(dao)板(ban)的(de)底(di)層(ceng)的(de)過(guo)空(kong)剩(sheng)餘(yu)部(bu)分(fen)不(bu)包(bao)含(han)任(ren)何(he)重(zhong)要(yao)的(de)電(dian)流(liu)，而(er)且(qie)距(ju)離(li)短(duan)不(bu)會(hui)具(ju)有(you)天(tian)線(xian)作(zuo)用(yong)。表(biao)1列出了疊層設計布局的參考配置。

2.2　20 - H規則及3 -W 法則
在多層PCB板電磁兼容性設計中，確定多層板電源層與邊沿的距離和解決印製條間的距離有兩個基本原則: 20 - H規則及3 - W法則。

20 - H原則：由於磁通之間的連接， RF電流通常存在於電源平麵的邊緣，這種層間的耦合稱為邊緣效應
，當使用高速的數字邏輯和時鍾信號時，電源平麵間會互相耦合RF電流，如圖1所示。為減小這種效應，電源平麵的物理尺寸都應該比最靠近地平麵的物理尺寸至少小20H (H為電源平麵和地平麵之間的距離) 
，電源的邊緣效應通常發生在10H左右， 20H時約10%的磁通被阻斷，如果想達到98%磁通被阻斷的話
，則需要100%的邊界值
，如圖1所示。20 - H規則決定了電源平麵和最近的接地平麵間的物理距離
，這個距離包括敷銅厚度、預填充和絕緣分離層。使用20 - H可以提高PCB自身的諧振頻率。

[page]
3 - W法則：當兩條印製線間距較小時
，兩條線之間會發生電磁串擾，這會使有關電路功能失常，為避免這種幹擾，應保持任何線條間距不小於3倍印製線條寬度，即不小於3W (W為印製線條寬度)。印製線條寬度取決於線條阻抗的要求，太寬會影響布線密度，太窄會影響傳輸到終端的信號完整性和強度。時鍾電路、差分對、I/O端口的布線都是3 - W原則的基本應用對象。3 - W原則隻是表示了串擾能量衰減70%的電磁通量線邊界，若要求更高，如保證串擾能量衰減98%的電磁通量邊界線就必須采用10W間隔。

2.3　地線的布置
首先，要建立分布參數的概念，高於一定頻率時， 任何金屬導線都要看成是由電阻
、電感構成的器件 。所以接地引線具有一定阻抗並且構成電氣回路，不管是單點接地還是多點接地， 都必須構成低阻抗回路進入真正的地或機架。25mm 長的典型印製線大約會表現15～ 20nH電感，加上分布電容的存在，就會在接地板和設備機架之間構成諧振電路。其次
， 接地電流流經接地線時，會產生傳輸線效應和天線效應。當線條長度為1 /4波長時，表現出很高的阻抗，接地線實際上是開路的， 接(jie)地(di)線(xian)反(fan)而(er)成(cheng)為(wei)向(xiang)外(wai)輻(fu)射(she)的(de)天(tian)線(xian)。最(zui)後(hou)，接(jie)地(di)板(ban)上(shang)充(chong)滿(man)高(gao)頻(pin)電(dian)流(liu)和(he)騷(sao)擾(rao)形(xing)成(cheng)的(de)渦(wo)流(liu)，因(yin)此(ci)
，在(zai)接(jie)地(di)點(dian)之(zhi)間(jian)構(gou)成(cheng)許(xu)多(duo)回(hui)路(lu)，這(zhe)些(xie)回(hui)路(lu)的(de)直(zhi)徑(jing)(或接地點間距) 應小於最高頻率波長的1 /20。選擇恰當的器件是設計成功的重要因素，特別是在選擇邏輯器件時，盡量選擇上升時間比5ns長的， 決不要選比電路要求時序快的邏輯器件。

2.4　電源線的布置
對於多層板， 采用電源層- 地層結構供電，這種結構的特性阻抗比軌線對小得多

，可以做到小於1Ω。這zhe種zhong結jie構gou具ju有you一yi定ding的de電dian容rong，不bu必bi在zai每mei個ge集ji成cheng芯xin片pian旁pang加jia高gao頻pin去qu耦ou電dian容rong。即ji使shi層ceng電dian容rong容rong量liang不bu夠gou
，需xu要yao外wai加jia去qu耦ou電dian容rong時shi，也ye不bu要yao加jia在zai集ji成cheng芯xin片pian旁pang邊bian

，可ke加jia在zai印yin製zhi板ban的de任ren何he地di方fang。集ji成cheng芯xin片pian的de電dian源yuan腳jiao和he地di腳jiao可ke以yi通tong過guo金jin屬shu化hua通tong孔kong直zhi接jie與yu電dian源yuan層ceng和he地di層ceng連lian接jie， 所以供電環路總是最小的。由於“電流總是走阻抗最小途徑”原則
， 地層上的高頻回流總是緊貼在軌線下麵走， 除非有地層隔縫阻擋， 因此信號環路也總是最小的。可見電源層- 地層結構與軌線對供電相比較， 具有布置簡單靈活

、電磁兼容性好等優點。

3　結束語

總之，在多層PCB設計中
，元器件要分組放置， 以防止產生組間幹擾; 高速電路位置要安排恰當， 以免通過電場耦合或磁場耦合幹擾其他電路; 根據情況分別設置地線

， 以防止共地線阻抗耦合幹擾; 供電環路麵積應該減小到最低程度
， 且不同電源的供電環路不要重疊
， 以避免產生磁場耦合;不相容的信號線要相互隔離
， 以免產生耦合幹擾; 還應減小信號環路麵積
， 以降低環路輻射和共模輻射。