本期大講台推出EMC工程師網友楊鵬關於高速PCB的EMC設計的學習力作：詳細完整的一一剖析高速印製電路板中布局、布線
、接地的EMC設計，並通過具體的實際案例
，重點介紹高速印製電路板中的I/O端、混合數/模、時鍾

、電源、信號完整性等電磁兼容設計。全文中所列的設計規則，可以幫助大家在PCBshejizhongjiejuedabufendediancijianrongwenti，zaitongguoshaoliangwaiweishuntaiyizhiqijianhelvbodianlujishidangdewaikepingbihezhengquedejiedi，jiukeyiqingsongwanchengyigemanzudiancijianrongyaoqiudechanpin。

第一講 PCB元器件的EMC布局設計
第二講 PCB的EMC布線之分割、反射幹擾抑和去耦電容配置

PCB EMC設計十大布線技術

（1）過孔：過孔一般被使用在多層印製線路板中。當是高速信號時，過孔產生1到4nH的電感和0.3到0.5pF的電容。因此，當鋪設高速信號通道時

，過孔應該被保持絕對的最少。對於高速的並行線（如地址和數據線），如果層的改變是不可避免，應該確保每根信號線的過孔數一樣。

（2）45度角的路徑：與(yu)過(guo)孔(kong)相(xiang)似(si)，直(zhi)角(jiao)的(de)轉(zhuan)彎(wan)路(lu)徑(jing)應(ying)該(gai)被(bei)避(bi)免(mian)
，因(yin)為(wei)它(ta)在(zai)內(nei)部(bu)的(de)邊(bian)緣(yuan)能(neng)產(chan)生(sheng)集(ji)中(zhong)的(de)電(dian)場(chang)。該(gai)場(chang)能(neng)耦(ou)合(he)較(jiao)強(qiang)噪(zao)聲(sheng)到(dao)相(xiang)鄰(lin)路(lu)徑(jing)，因(yin)此(ci)
，當(dang)轉(zhuan)動(dong)路(lu)徑(jing)時(shi)全(quan)部(bu)的(de)直(zhi)角(jiao)路(lu)徑(jing)應(ying)該(gai)采(cai)用(yong)45度。圖5是45度路徑的一般規則。

（3）短截線：如圖 6suoshiduanjiexianhuichanshengfanshe，tongshiyeqianzaizengjiafushetianxiandekeneng。suiranduanjiexianchangdukenengbushirenhexitongyizhixinhaobochangdesifenzhiyizhengshu，danshifudaidefushekenengzaiduanjiexianshangchanshengzhendang。yinci，bimianzaichuansonggaopinlvhemingandexinhaolujingshangshiyongduanjiexian。

（4）樹型信號線排列：雖然樹型排列適用於多個PCB印製線路板的地線連接
，但它帶有能產生多個短截線的信號路徑。因此，應該避免用樹型排列高速和敏感的信號線。

（5）輻射型信號線排列：輻fu射she型xing信xin號hao排pai列lie通tong常chang有you最zui短duan的de路lu徑jing
，以yi及ji產chan生sheng從cong源yuan點dian到dao接jie收shou器qi的de最zui小xiao延yan遲chi

，但dan是shi這zhe也ye能neng產chan生sheng多duo個ge反fan射she和he輻fu射she幹gan擾rao，所suo以yi應ying該gai避bi免mian用yong輻fu射she型xing排pai列lie高gao速su和he敏min感gan信xin號hao線xian。

（6）不變的路徑寬度：信號路徑的寬度從驅動到負載應該是常數。改變路徑寬度時路徑阻抗（電阻，電感
，和電容）會產生改變
，從而產生反射和造成線路阻抗不平衡。所以最好保持路徑寬度不變。

（7）洞和過孔密集：經過電源和地層的過孔的密集會在接近過孔的地方產生局部化的阻抗差異。這個區域不僅成為信號活動的“熱點”，而且供電麵在這點是高阻，影響射頻電流傳遞。

（8）切分孔隙：與洞和過孔密集相同，電源層或地線層切分孔隙（即長洞或寬通道）會在電源層和地層範圍內產生不一致的區域，就像絕緣層一樣減少他們的效力，也局部性地增加了電源層和地層的阻抗。

（9）接地金屬化填充區：所有的金屬化填充區應該被連接到地，否則，這些大的金屬區域能充當輻射天線。

（10）最小化環麵積：baochixinhaolujinghetadedifanhuixianjinkaozaiyiqijiangyouzhuyuzuixiaohuadihuan，yiner，yebimianleqianzaidetianxianhuan。duiyugaosudanduanxinhao，youshiruguoxinhaolujingmeiyouyanzhedizudedicengzou
，dixianhuilukenengyebixuyanzhexinhaolujingliudonglaibuzhi。

PCB EMC設計布線注意事項

采用平行走線可以減少導線電(dian)感(gan)，但(dan)導(dao)線(xian)之(zhi)間(jian)的(de)互(hu)感(gan)和(he)分(fen)布(bu)電(dian)容(rong)會(hui)增(zeng)加(jia)，如(ru)果(guo)布(bu)局(ju)允(yun)許(xu)，電(dian)源(yuan)線(xian)和(he)地(di)線(xian)最(zui)好(hao)采(cai)用(yong)井(jing)字(zi)形(xing)網(wang)狀(zhuang)布(bu)線(xian)結(jie)構(gou)，具(ju)體(ti)做(zuo)法(fa)是(shi)印(yin)製(zhi)板(ban)的(de)一(yi)麵(mian)橫(heng)向(xiang)布(bu)線(xian)，另(ling)一(yi)麵(mian)縱(zong)向(xiang)布(bu)線(xian)，然(ran)後(hou)在(zai)交(jiao)叉(cha)孔(kong)處(chu)用(yong)金(jin)屬(shu)化(hua)孔(kong)相(xiang)連(lian)。

為wei了le抑yi製zhi印yin製zhi板ban導dao線xian之zhi間jian的de串chuan擾rao
，在zai設she計ji布bu線xian時shi應ying盡jin量liang避bi免mian長chang距ju離li的de平ping行xing走zou線xian，盡jin可ke能neng拉la開kai線xian與yu線xian之zhi間jian的de距ju離li，信xin號hao線xian與yu地di線xian及ji電dian源yuan線xian盡jin可ke能neng不bu交jiao叉cha。在zai一yi些xie對dui幹gan擾rao十shi分fen敏min感gan的de信xin號hao線xian之zhi間jian設she置zhi一yi根gen接jie地di的de印yin製zhi線xian，可ke以yi有you效xiao地di抑yi製zhi串chuan擾rao。

為了避免高頻信號通過印製導線時產生的電磁輻射
，在印製線路板布線時
， 需注意以下幾點：

• 布線盡可能把同一輸出電流而方向相反的信號利用平行布局方式來消除磁場幹擾。
• 盡量減少印製導線的不連續性，例如導線寬度不要突變，導線的拐角應大於90度
  ，禁止環狀走線等。
•  時鍾信號引線最容易產生電磁輻射幹擾，走線時應與地線回路相靠近。
• 總線驅動器應緊挨其欲驅動的總線。對於那些離開印製線路板的引線，驅動器應緊緊挨著連接器。
• youyushunbiandianliuzaiyinzhixiantiaoshangsuochanshengdechongjiganraozhuyaoshiyouyinzhidaoxiandedianganchengfenzaochengde，yinciyingjinliangjianxiaoyinzhidaoxiandedianganliang。yinzhidaoxiandedianganliangyuqichangduchengzhengbi
  ，yuqikuan 度成反比，因而短而精的導線對抑製幹擾是有利的。時鍾引線、行驅動器或總線驅動器的信號線常常載有大的瞬變電流
  ，印製導線要盡可能短。對於分立元件電路， 印製導線寬度在1.5mm左右時
  ，即可完全滿足要求；對於集成電路，印製導線寬度可在0.2～1.0mm之間選擇。
• 發(fa)熱(re)元(yuan)件(jian)周(zhou)圍(wei)或(huo)大(da)電(dian)流(liu)通(tong)過(guo)的(de)引(yin)線(xian)盡(jin)量(liang)避(bi)免(mian)使(shi)用(yong)大(da)麵(mian)積(ji)銅(tong)箔(bo)，否(fou)則(ze)
  ，長(chang)時(shi)間(jian)受(shou)熱(re)時(shi)
  ，易(yi)發(fa)生(sheng)銅(tong)箔(bo)膨(peng)脹(zhang)和(he)脫(tuo)落(luo)現(xian)象(xiang)。必(bi)須(xu)用(yong)大(da)麵(mian)積(ji)銅(tong)箔(bo)時(shi)
  ，最(zui)好(hao)用(yong)柵(zha)格(ge)狀(zhuang)，這(zhe)樣(yang)有(you)利(li)於(yu)排(pai)除(chu)銅(tong)箔(bo)與(yu)基(ji)板(ban)間(jian)粘(zhan)合(he)劑(ji)受(shou)熱(re)產(chan)生(sheng)的(de)揮(hui)發(fa)性(xing)氣(qi)體(ti)。
• 焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小於(d+1.2) mm，其中d為引線孔徑。對高密度的數字電路
  ，焊盤最小直徑可取(d+1.0)mm。

印刷線路板的布線還要注意以下問題：

• 專用零伏線
  
  ，電源線的走線寬度≥1mm；
• 電源線和地線盡可能靠近，以便使分布線電流達到均衡；
• 要為模擬電路專門提供一根零伏線
  ；
• 為減少線間串擾
  ，必要時可增加印刷線條間距離；
• 有意安插一些零伏線作為線間隔離；
• 印刷電路的插頭也要多安排一些零伏線作為線間隔離
  
  
  ；
• 特別注意電流流通中的導線環路尺寸；
• 如有可能，在控製線（於印刷板上）的入口處加接R-C濾波器去耦，以便消除傳輸中可能出現的幹擾因素。

下頁內容：PCB布線規則和去耦電容走線實例
[page]
PCB布線通用規則：

在設計印製線路板時，應注意以下幾點：

(1) 從減小輻射騷擾的角度出發，應盡量選用多層板，內層分別作電源層、地線層
，用以降低供電線路阻抗

，抑製公共阻抗噪聲
，對信號線形成均勻的接地麵，加大信號線和接地麵間的分布電容，抑製其向空間
輻射的能力。
(2) 電源線、地線

、印製板走線對高頻信號應保持低阻抗。在頻率很高的情況下
，電源線、地線、或印製板走線都會成為接收與發射騷擾的小天線。降低這種騷擾的方法 除了加濾波電容外
，更值得重視的是減小電源線
、地線及其他印製板走線本身的高頻阻抗。因此
，各種印製板走線要短而粗
，線條要均勻。
(3) 電源線、地線及印製導線在印製板上的排列要恰當，盡量做到短而直，以減小信號線與回線之間所形成的環路麵積。
(4) 時鍾發生器盡量靠近到用該時鍾的器件。
(5) 石英晶體振蕩器外殼要接地。
(6) 用地線將時鍾區圈起來，時鍾線盡量短。
(7) 印製板盡量使用45°折線而不用90°折線布線以減小高頻信號對外的發射與耦合。
(8) 單麵板和雙麵板用單點接電源和單點接地；電源線、地線盡量粗。
(9) I/O驅動電路盡量靠近印刷板邊的接插件，讓其盡快離開印刷板。
(10) 關鍵的線要盡量粗
，並在兩邊加上保護地。高速線要短而直。
(11) 元件引腳盡量短
，去耦電容引腳盡量短

，去耦電容最好使用無引線的貼片電容。
(12) 對A/D類器件，數字部分與模擬部分地線寧可統一也不要交叉。
(13) 時鍾、總線

、片選信號要遠離I/O線和接插件。
(14) 模擬電壓輸入線
、參考電壓端要盡量遠離數字電路信號線，特別是時鍾。
(15) 時鍾線垂直於I/O線比平行I/O線幹擾小
，時鍾元件引腳需遠離I/O電纜。
(16) 石英晶體下麵以及對噪聲敏感的器件下麵不要走線。
(17) 弱信號電路，低頻電路周圍不要形成電流環路。
(18) 任何信號都不要形成環路
，如不可避免
，讓環路區盡量小。


去耦電容走線實例分析

減少高速電路或芯片噪聲幹擾的一個重點就是旁路電容，電容的走線設計關係到其實際的去耦效果[2]，實例如下：
 
                                
（1）VCC和GND通向電源，噪聲電流未經過去耦電容，去耦電容不起作用。
 
                               
（2）GND將噪聲導入係統GND中
，噪聲電流部分通過去耦電容，去耦電容效果微弱。
 
                                
（3）GND將噪聲導入係統GND中，噪聲電流部分通過去耦電容
，去耦電容效果微弱
 
                                      
（4）VCC和GND通向電源，噪聲未經過去耦電容，去耦電容不起效果
 
                                     
（5）GND未短接入去耦電容，在GND與去耦電容之間存在高頻阻抗
，去耦電容效果較差。
 
                                   
（6）去耦電容被正確連接到CPU和電源，高頻幹頻電流將經由去耦電容，去耦效果最好。

第一講 PCB元器件的EMC布局設計
第二講 PCB的EMC布線之分割、反射幹擾抑和去耦電容配置