恰qia當dang的de輸shu出chu驅qu動dong能neng力li在zai給gei定ding負fu載zai規gui範fan，上shang升sheng和he下xia降jiang時shi間jian
，選xuan擇ze適shi當dang的de輸shu出chu的de上shang升sheng時shi間jian
，最zui大da限xian度du地di降jiang低di輸shu出chu和he內nei部bu驅qu動dong器qi的de峰feng值zhi電dian流liu是shi減jian小xiaoEMI的最重要的設計考慮因素之一。驅動能力不匹配或不控製輸出電壓變化率，可能會導致阻抗不匹配
，更快的開關邊沿
，輸出信號的上衝和下衝或電源和地彈噪聲。

確定模塊需求的負載、上升以及下降時間

設(she)計(ji)單(dan)片(pian)機(ji)的(de)輸(shu)出(chu)驅(qu)動(dong)器(qi)，首(shou)先(xian)確(que)定(ding)模(mo)塊(kuai)需(xu)求(qiu)的(de)負(fu)載(zai)，上(shang)升(sheng)和(he)下(xia)降(jiang)的(de)時(shi)間(jian)，輸(shu)出(chu)電(dian)流(liu)待(dai)續(xu)，根(gen)據(ju)以(yi)上(shang)的(de)信(xin)息(xi)驅(qu)動(dong)能(neng)力(li)，控(kong)製(zhi)電(dian)壓(ya)擺(bai)率(lv)，使(shi)用(yong)單(dan)片(pian)機(ji)的(de)可(ke)編(bian)程(cheng)的(de)輸(shu)出(chu)口(kou)的(de)驅(qu)動(dong)能(neng)力(li)
，滿(man)足(zu)模(mo)塊(kuai)實(shi)際(ji)負(fu)載(zai)要(yao)求(qiu)。隻(zhi)有(you)這(zhe)樣(yang)才(cai)能(neng)得(de)到(dao)符(fu)合(he)模(mo)塊(kuai)需(xu)求(qiu)又(you)能(neng)滿(man)足(zu)EMC要求。

qudongqinenglibifuzaishijixuyaodechongdiansudugaoshi，huichanshengdegenggaodebianyansulv
，zheyanghuiyoulianggequedianxinhaodexiebochengfenzengjialeyufuzaidianronghejishengneibubonding線，IC封裝，PCB電感一起
，會造成信號的上衝和下衝。

選擇合適的di/dt開關特性以及減少同步開關的峰值電流

選擇合適的di/dt開kai關guan特te性xing，可ke通tong過guo仔zai細xi選xuan擇ze驅qu動dong能neng力li的de大da小xiao和he控kong製zhi電dian壓ya擺bai率lv來lai實shi現xian。最zui好hao的de選xuan擇ze是shi使shi用yong一yi個ge與yu負fu載zai無wu關guan的de恒heng定ding的de電dian壓ya擺bai率lv輸shu出chu緩huan衝chong器qi。同tong樣yang的de預yu驅qu動dong器qi輸shu出chu的de電dian壓ya擺bai率lv可ke以yi減jian少shao（即上升和下降時間可以增加），但是相應的傳播延遲將增加，我們需要控製總的開關時間）。

可編程的輸出口的驅動器的最簡單是的並聯的一對驅動器
，他們的MOS的Rdson不bu能neng

，能neng輸shu出chu的de電dian流liu能neng力li也ye不bu相xiang同tong。我wo們men在zai測ce試shi和he實shi際ji使shi用yong的de時shi候hou可ke以yi選xuan擇ze不bu同tong的de模mo式shi。實shi際ji上shang目mu前qian的de單dan片pian機ji一yi般ban至zhi少shao有you兩liang種zhong模mo式shi可ke選xuan擇ze，有you些xie甚shen至zhi可ke以yi有you三san種zhong（強
，中等，弱）當時序約束有足夠的餘量的時候
，通過降低輸出能力來減緩內部時鍾驅動的邊沿。

減少同步開關的峰值電流，和di/dt，一個重要的考慮因素就是降低內部時鍾驅動的能力（其實就是放大倍數，穿通電流與之相關型很大）。降低時鍾邊沿的電流，將顯著改善EMI。dangranzheyangzuodequedianjiushi，youyushizhonghefuzaidekaitongshijiandebianchangshidedanpianjidepingjundianliukenengzengjia。kuaisubianyanhexiangduijiaogaodefengzhidianliu
，shijiangengchangbianyanjiaomandedianliumaichongzheliangzhexuyaozuoyigetuoxie。

晶振的內部驅動（反向器）最好不要超過實際的需求。這個問題，實際上前麵也談過了
，當增益過大的時候會帶來更大的幹擾。

設計最小穿通電流的驅動器時鍾

設計最小穿通電流的驅動器時鍾，總線和輸出驅動器應盡可能使得傳統電流最小穿通電流【重疊電流，短路電流】，是從單片機在切換過程中
，PMOS和NMOS同時導通時候
，電源到地線的電流，穿通電流直接影響了EMI和功耗。

這個內容實際上是在單片機內部的，時鍾
，總線和輸出驅動器
，消除或減少穿通電流的方法是盡量先關閉一個FET，然後再開通一個FET。當電流較大時
，需要額外的預驅動電路或電壓擺率。

【相關閱讀】

 工程師分享：PCB設計接地技巧彙總
設計攻略：如何成功設計完美的EMC電路
EMC測試為什麼不足，還需要什麼？