1 標準判定

1.1 判定標準

結合重工業產品通用標準，電力監控用電力儀表需要滿足的EMS
、EMI項目及評判等級。

1.2 標準解讀

幹擾通常分為持續幹擾和瞬態幹擾兩類。如廣播電台
、手機信號、步話機等屬於持續幹擾。由於開關切換，電機製動等造成電網的波動，此類幹擾我們稱為瞬態幹擾。瞬態幹擾包含：浪湧SURGE

，靜電ESD，電快速脈衝群EFT/B，電壓暫降

、短時中斷和電壓變化DIPS；持續幹擾包含：傳導敏感度CS
，輻射敏感度RS。

評判等級A所述的“性能不降低”，即幹擾施加後，硬件無損害，幹擾施加過程中無死機、複位、數shu據ju掉diao幀zhen或huo誤wu碼ma率lv較jiao高gao等deng問wen題ti，好hao像xiang無wu幹gan擾rao施shi加jia到dao產chan品pin一yi樣yang。通tong常chang持chi續xu性xing的de幹gan擾rao的de評ping判pan等deng級ji均jun采cai用yong此ci評ping判pan等deng級ji。瞬shun態tai幹gan擾rao為wei偶ou然ran性xing發fa生sheng，且qie引yin起qi的de電dian網wang幹gan擾rao時shi間jian不bu長chang，故gu暫zan時shi性xing能neng降jiang低di
，也ye就jiu是shi評ping判pan等deng級jiB。

1.3　EMS試驗項目及幹擾實質分析

(1)浪湧SURGE：波形1.2/50μs
、8/20μs
，是一種脈衝寬度為幾十個μs的de脈mai衝chong
，是shi一yi種zhong傳chuan導dao性xing幹gan擾rao，因yin其qi脈mai衝chong攜xie帶dai較jiao強qiang能neng量liang，故gu需xu要yao對dui所suo有you功gong能neng端duan口kou做zuo相xiang應ying程cheng度du的de防fang護hu，否fou則ze會hui引yin起qi內nei部bu電dian路lu元yuan件jian的de永yong久jiu性xing硬ying損sun傷shang。

(2)靜電EMD：波形上升沿為0.7-1ns，是一種脈衝寬度為幾十個nsdemaichong，yinqifengzhidianyafanweizaishuqianzhishangwanfu，gumaichongyejuyouyidingdenengliang
，xuzaiduankouzuofanghu。youyuqishangshengyanhendou，guqixiedaidegaopinxiebohenfengfu，keda500MHz，所以靜電在儀表所有裸露的金屬部件（包含端子，螺釘等）進行接觸放電或孔縫（包含LED指示燈的開孔
，各種散熱和觀察孔）shi，huofenbieduishuipingouhebanhechuizhiouhebanjianjiefangdianshi，junhuizaifangdiandianshunshixingchengyigegaopindianchang，tongguokongjianduidianlujinxingganrao，zhezhongganraoshigongmoganrao。yinci
，jingdianshejishiyingzhuyiduankoubaohuhekongjiangaopinfushechangliangfangmianneirong。

(3)電快速脈衝群EFT/B：波形上升沿為5ns，波形為數個周期脈衝串的組合
，能量很低。幹擾的性質和靜電一樣是共模
，幹擾路徑既包括傳導也包含輻射。

(4)傳導敏感度CS：共模幹擾，幹擾頻段從150KHz到80MHz。在進行項目試驗時，其幹擾信號源至儀表的線纜長度與幹擾頻段（30MHz）對應的波長λ的1/4比擬，故在施加幹擾電壓的調製頻率超過30MHz時，因趨膚效應，幹擾信號主要以空間輻射方式出現（低於30MHz時
，主要還是以傳導方式幹擾）。

(5)輻射敏感度RS：共模幹擾


，幹擾頻段從80MHz到1GHz。需注意，外拖的線纜充當接收天線，幹擾為電磁場的遠場。

1.4　EMI試驗項目及幹擾實質分析

EMI試驗包含傳導發射CE和輻射發射RE。CE考察的頻段為150KHz~30MHz
，RE考察的頻段為MHz~1GHz
，通常按A類設備要求。對電力儀表而言，主要考察其內部電源（通常為開關電源）、晶振(包括有源晶振和無源晶振)等主要騷擾源通過天線(由外拖線纜充當)形成的傳導和輻射，在設計時應特別注意對上述騷擾源的處理。

2　電磁兼容設計方法

2.1 電磁兼容設計的基本思路

出現EMC問題
，必須有幹擾源，耦合路徑及敏感設備三要素，缺少任何一個環節，均不能構成EMC問題。因此
，針對EMC問題
，其設計就是針對三要素中的一個或幾個采取技術措施
，限製或消除其影響，基本思路可分為“堵”和“疏”兩類。“堵”就是通過增加共模濾波器，采用光耦等隔離或線纜套磁環等方式增加共模阻抗Z；“疏”就是通過電容形成高頻通路，將共模幹擾引入阻抗更低的地(PE)或金屬殼。一個EMC設計往往可以通過既“堵”又“疏”的方式，在成本增加不大的情況下，可獲得較好的EMC性能。

2.2　EMC解決手段

屏蔽、接地和濾波是EMC解決的三種手段。在下文中將詳細說明。
[page]
3 原理圖級設計

在zai確que定ding儀yi表biao需xu要yao滿man足zu的de電dian磁ci兼jian容rong項xiang目mu及ji試shi驗yan等deng級ji後hou，在zai原yuan理li圖tu設she計ji時shi就jiu有you必bi要yao對dui相xiang關guan試shi驗yan項xiang目mu進jin行xing設she計ji，最zui大da程cheng度du降jiang低di電dian磁ci兼jian容rong風feng險xian和he節jie省sheng項xiang目mu開kai發fa時shi間jian。

3.1　端口設計

儀表的端口包括電源端口及信號端口，在EMC測試項目中針對端口的試驗包括浪湧SURGE
，靜電ESD，電快速脈衝群EFT/B，傳導敏感度CS
，傳導發射CE，電壓暫降、短時中斷和電壓變化DIPS。因此在設計中應遵循先進行浪湧防護後進行隔離/共模濾波的順序進行。

(1) 浪湧防護設計

根據儀表端口的定義，浪湧分為差模浪湧和共模浪湧兩種。如信號端口（也包含工作電源端口）的進線和回線間為差模浪湧，電路的進線和回線分別對地（接地端子）為共模浪湧。

抑製浪湧最常用的器件就是浪湧抑製器件，如氣體防電管、壓敏電阻
、TVS。不bu同tong的de端duan口kou根gen據ju其qi功gong能neng
，選xuan用yong不bu同tong的de組zu合he方fang案an進jin行xing浪lang湧yong的de防fang護hu。例li如ru，當dang儀yi表biao是shi三san相xiang四si線xian輸shu入ru，因yin為wei電dian壓ya端duan口kou為wei高gao阻zu輸shu入ru，在zai浪lang湧yong等deng級ji要yao求qiu不bu太tai高gao時shi

，一yi般ban無wu須xu采cai用yong壓ya敏min電dian阻zu和he氣qi體ti放fang電dian管guan。

(2) 共模濾波器的設計

通過在端口附近設計共模濾波器，對共模幹擾進行旁路。濾除共模幹擾也可采取設計隔離元件等增大共模阻抗的方式或通過電容接地（如果端口設計有接地端子，應滿足相應安全要求）的方式來實現。

設計共模濾波器，首先應明確共模幹擾的頻段
，以便選擇合適的電感、電容參數。若需要同時抑製低、中、高頻的共模幹擾，有時可采用低頻和高頻共模濾波器串聯的方式來解決。

儀表電源端口往往采用開關電源，由於開關電源是一個重要的對外幹擾源
，需要在端口設計EMI濾波器。另外
，從EMS角(jiao)度(du)考(kao)慮(lv)

，由(you)於(yu)隔(ge)離(li)變(bian)壓(ya)器(qi)的(de)輸(shu)入(ru)輸(shu)出(chu)間(jian)存(cun)在(zai)較(jiao)大(da)的(de)分(fen)布(bu)電(dian)容(rong)，高(gao)頻(pin)共(gong)模(mo)幹(gan)擾(rao)可(ke)以(yi)毫(hao)無(wu)衰(shuai)減(jian)地(di)從(cong)輸(shu)入(ru)耦(ou)合(he)至(zhi)輸(shu)出(chu)，因(yin)此(ci)也(ye)需(xu)要(yao)在(zai)開(kai)關(guan)電(dian)源(yuan)前(qian)設(she)計(ji)濾(lv)波(bo)器(qi)。

電源端口基本濾波電路結構見圖2。當無PE時，共模電容省略。共模扼流圈在繞製中會產生1%左右的漏感，可直接利用來進行差模濾波，若要加強差模濾波
，則可在扼流圈後增加差模電感設計。需要強調的是
，圖2所示濾波器在進行PCB布板時，應盡量擺放在靠近於端口的位置，且印製線走線應注意控製環路麵積，讓濾波器獲得最大的插入損耗。

3.2　敏感電路及器件設計

在zai設she計ji中zhong需xu要yao注zhu意yi對dui易yi接jie收shou電dian磁ci幹gan擾rao的de電dian磁ci敏min感gan電dian路lu和he器qi件jian的de設she計ji。盡jin量liang采cai用yong抗kang擾rao度du高gao的de器qi件jian，在zai功gong能neng滿man足zu的de情qing況kuang下xia，盡jin量liang降jiang低di晶jing振zhen的de頻pin率lv，盡jin量liang選xuan擇ze上shang升sheng沿yan較jiao緩huan的de器qi件jian。

4 結構級
、PCB級設計

結構上需要考慮靜電放電

、射頻電磁場輻射、輻射發射三項EMC試驗項目
，下麵主要以因結構限製，在PCB設計中常出現的一些問題進行分析。

常見問題一
，儀表因自身結構緊湊，內部常由幾塊PCB構成，PCB之間通過插針
、互聯排線等連接，如何進行EMI防護？

這些都是EMC最為脆弱的環節，當連線長度與幹擾頻率的波長可比擬時，既容易接收到外界的幹擾
，也容易將內部幹擾帶出產品，引起EMI超標。

設計時可從以下三方麵著手解決：①對插針中傳遞的信號進行濾波
；②盡量減少插針

、互聯排線的長度（從工藝角度可將其捆紮）；③增加地針數目，最好采用“地--信號1--地--信號2--地--信號3--地”方式，減少信號的回路麵積，降低不同PCB之間的Zgnd.

常見問題二，針對液晶顯示屏，LED指示燈，孔縫等如何進行靜電ESD防護
？

在設計中建議對液晶顯示屏采取透明材料絕緣處理，或增大與內部電路的放電距離。

PCB布線時應注意：①濾波器設計時不要讓輸入輸出分開，避免耦合，最好采用“一”或“L”型；②對關鍵芯片的敏感信號去耦時，去耦電容應緊靠其管腳
，以減小回路麵積；③敏感信號不能從晶振底部穿越，也不能離靠近儀表端口
，長距離傳輸時
，應注意采用包地方式
；④盡量縮短關鍵信號的傳遞路徑距離，采用伴地設計時

，注意增加地過孔的數目；⑤注意不要讓敷地存在地割裂情況；⑥通過增加距離來降低相信號通道間的空間耦合；⑦通過正交來解決PCB頂層和底層信號的相互影響；⑧模擬地和數字地在一點處連接
，A/D通常視作模擬器件。

常見問題三，如何“接地”？一(yi)個(ge)產(chan)品(pin)隻(zhi)有(you)一(yi)個(ge)接(jie)地(di)點(dian)。因(yin)而(er)，對(dui)於(yu)接(jie)地(di)點(dian)位(wei)置(zhi)的(de)選(xuan)擇(ze)十(shi)分(fen)重(zhong)要(yao)，設(she)計(ji)時(shi)應(ying)保(bao)證(zheng)接(jie)地(di)點(dian)位(wei)於(yu)幹(gan)擾(rao)信(xin)號(hao)注(zhu)入(ru)端(duan)口(kou)且(qie)具(ju)有(you)低(di)的(de)接(jie)地(di)阻(zu)抗(kang)，通(tong)過(guo)電(dian)容(rong)可(ke)對(dui)共(gong)模(mo)幹(gan)擾(rao)信(xin)號(hao)能(neng)進(jin)行(xing)旁(pang)路(lu)。若(ruo)儀(yi)表(biao)端(duan)口(kou)設(she)計(ji)時(shi)預(yu)留(liu)了(le)一(yi)個(ge)接(jie)地(di)端(duan)子(zi)，可(ke)以(yi)是(shi)前(qian)端(duan)三(san)相(xiang)四(si)線(xian)輸(shu)入(ru)電(dian)壓(ya)（La、Lb、Lc、N）的保護地PE
，也可以是其交流工作電源（L、N）的保護地ＰＥ或者還有可能是RS485通訊（A、B）的保護地PE/屏蔽地FG。

地設計時還應保證這個地是幹淨的地，即EMC中所述的“靜地”。當地不幹淨時，共模幹擾信號可能會從地反竄流入信號造成地汙染，所以結構設計和PCB設計時，常用做法是在端口預留一塊銅箔，讓其與內部其它信號分割開來，且留有一定的距離（安全要求考慮）。

電容、dianganfeilixiangqijiandejishengcanshu，zaigaopinshijianghuidadayingxiangqilvboxiaoguo，suoyiduibutongpinduandeganraoxinhaoyingxuanzebutongdelvbocanshu。yidianrongweili，qipinlvzukangquxianjiantu3。這(zhe)裏(li)需(xu)要(yao)強(qiang)調(tiao)的(de)是(shi)，該(gai)類(lei)器(qi)件(jian)的(de)引(yin)線(xian)過(guo)長(chang)時(shi)，其(qi)高(gao)頻(pin)下(xia)寄(ji)生(sheng)參(can)數(shu)會(hui)降(jiang)低(di)自(zi)身(shen)的(de)諧(xie)振(zhen)頻(pin)率(lv)，建(jian)議(yi)盡(jin)量(liang)采(cai)用(yong)貼(tie)片(pian)器(qi)件(jian)。一(yi)個(ge)常(chang)用(yong)的(de)做(zuo)法(fa)是(shi)選(xuan)擇(ze)參(can)數(shu)相(xiang)差(cha)100倍的電容進行並聯

，以保證在其較寬的頻段範圍內始終保持電容特性。

數字芯片均應做去耦設計
，特別是攜帶豐富高次諧波的數字電源引腳

，通常用0.1uF電容與1nF電容並聯。對於數字芯片中因結構、傳輸路徑等客觀因素影響的關鍵信號均應做去耦設計
，去耦時應注意不要影響信號的正常傳輸。

對於特別敏感的電路單元
，在成本允許和結構設計時應充分考慮
，針對輻射試驗項目(RS和RE)屏蔽材料選擇鋁或銅等金屬，設計時為保證足夠的屏蔽效能應保證低接地阻抗，在此不作詳細說明。

相關閱讀：

PCB專區：高速DSP係統的電路板級電磁兼容性設計
經驗分享：如何正確擺放共模電感克服電磁兼容
改善電磁兼容性"萬能藥"，甭管單麵OR雙麵PCB板