本文闡述了工藝過程的變化是怎樣引起實際阻抗發生變化的，以及怎樣用精確的現場解決工具(field solver)laiyujianzhezhongxianxiang。jishimeiyougongyidebianhua

，qitayinsuyehuiyinqishijizukanghendadebutong。zaishejigaosudianlubanshi
，zidonghuashejigongjuyoushibunengfaxianzhezhongbuhenmingxiandanquefeichangzhongyaodewenti。raner，zhiyaozaishejidezaoqibuzhoudangzhongcaiquyixiecuoshijiukeyibimianzhezhongwenti。zhezhongjishuchengzuo“防衛設計”(defensive design)。

 

 

一個好的疊層結構是對大多數信號整體性問題和EMC問題的最好防範措施
，同時也最易被人們誤解。這裏有幾種因素在起作用
，能解決一個問題的好方法 可ke能neng會hui導dao致zhi其qi它ta問wen題ti的de惡e化hua。很hen多duo係xi統tong設she計ji供gong應ying商shang會hui建jian議yi電dian路lu板ban中zhong至zhi少shao應ying該gai有you一yi個ge連lian續xu平ping麵mian以yi控kong製zhi特te性xing阻zu抗kang和he信xin號hao質zhi量liang，隻zhi要yao成cheng本ben能neng承cheng受shou得de起qi，這zhe是shi個ge很hen好hao的de建jian議yi。EMC谘詢專家時常建議在外層上放置地線填充(ground fill)或地線層來控製電磁輻射和對電磁幹擾的靈敏度，在一定條件下這也是一種好建議。

圖1：用電容模型分析疊層結構中的信號問題

 

然而，由於瞬態電流的原因，在某些普通設計中采用這種方法可能會遇到麻煩。 首先，我們來看一對電源層/地線層這種簡單的情況：它可看作為一個電容。可以認為電源層和地線層是電容的兩個極板。要想得到較大的電容值，就需將兩個極板靠得更近(距離D)

，並增大介電常數(ε▼r▼)。電dian容rong越yue大da則ze阻zu抗kang越yue低di，這zhe是shi我wo們men所suo希xi望wang的de
，因yin為wei這zhe樣yang可ke以yi抑yi製zhi噪zao聲sheng。不bu管guan其qi它ta層ceng怎zen樣yang安an排pai，主zhu電dian源yuan層ceng和he地di線xian層ceng應ying相xiang鄰lin，並bing處chu於yu疊die層ceng的de中zhong部bu。如ru果guo電dian源yuan層ceng和he地di線xian層ceng間jian距ju較jiao大da
， 就會造成很大的電流環並帶來很大的噪聲。如果對一個8層板，將電源層放在一側而將地線層放在另一側，
 

將會導致如下問題：

 

1. 最大的串擾。由於交互電容增大
，各信號層之間的串擾比各層本身的串擾還大。

 

2. 最大的環流。電流圍繞各電源層流動且與信號並行，大量電流進入主電源層並通過地線層返回。EMC特性會由於環流的增大而惡化。

 

3. 失去對阻抗的控製。信號離控製層越遠，由於周圍有其它導體因此阻抗控製的精度就越低。

 

4. 由於容易造成焊錫短路，可能會增加產品的成本。

 

我們必須在性能和成本之間進行折衷選擇，因此
，怎樣安排數字電路板以獲得最好的SI和EMC特性呢？

 

PCB的各層分布一般是對稱的。不應將多於兩個的信號層相鄰放置
；否則，很大程度上將失去對SI的控製。最好將內部信號層成對地對稱放置。除非有些信號需要連線到SMT器件,我們應盡量減少外層的信號布線。

圖2：優秀設計方案的第一步是正確設計疊層結構

 

對層數較多的電路板，我們可將這種放置方法重複很多次。也可以增加額外的電源層和地線層
；隻要保證在兩個電源層之間沒有成對的信號層即可。

 

高速信號的布線應安排在同一對信號層內；除非遇到因SMT器件的連接而不得不違反這一原則。一種信號的所有走線都應有共同的返回路徑(即地線層)。有兩種思路和方法來判斷什麼樣的兩個層能看成一對：

 

1. 保證在相等距離的位置返回信號完全相等。這就是說，應將信號對稱地布線在內部地線層的兩側。這樣做的優點是容易控製阻抗和環流；缺點是地線層上有很多過孔，而且有一些無用的層。

 

2. 相鄰布線的兩個信號層。優點是地線層中的過孔可控製到最少(用埋式過孔)
；缺點是對某些關鍵信號這種方法的有效性下降。

 

采(cai)用(yong)第(di)二(er)種(zhong)方(fang)法(fa)的(de)話(hua)，元(yuan)件(jian)驅(qu)動(dong)和(he)接(jie)收(shou)信(xin)號(hao)的(de)接(jie)地(di)連(lian)接(jie)最(zui)好(hao)能(neng)夠(gou)直(zhi)接(jie)連(lian)接(jie)到(dao)與(yu)信(xin)號(hao)布(bu)線(xian)層(ceng)相(xiang)鄰(lin)的(de)層(ceng)麵(mian)。作(zuo)為(wei)一(yi)個(ge)簡(jian)單(dan)的(de)布(bu)線(xian)原(yuan)則(ze)，表(biao)層(ceng)布(bu)線(xian)寬(kuan)度(du)按(an)英(ying)寸(cun)計(ji)應(ying)小(xiao)於(yu)按(an)毫(hao)微(wei)妙(miao)計(ji)的(de)驅(qu)動(dong)器(qi)上(shang)升(sheng)時(shi)間(jian)的(de)三(san)分(fen)之(zhi)一(yi)(例如：高速TTL 的布線寬度為1英寸)。

 

如果是多電源供電
，在各個電源金屬線之間必須鋪設地線層使它們隔開。不能形成電容，以免導致電源之間的AC耦合。

 

上述措施都是為了減少環流和串擾，並增強阻抗控製能力。地線層還會形成一個有效的EMC“屏蔽盒”。在考慮對特性阻抗的影響的前提下，不用的表層區域都可以做成地線層。

 

yizhonghaodediecengjiegoujiunenggouzuodaoduizukangdeyouxiaokongzhi，qizouxiankexingchengyidonghekeyucedechuanshuxianjiegou。xianchangjiejuegongjunenghenhaodichulizheleiwenti，zhiyaojiangbianliangshumukongzhidaozuishao，jiukeyidedaoxiangdangjingquedejieguo。

 

但是，當三個以上的信號層疊在一起時，情況就不一定是這樣了
，其理由很微妙。目標阻抗值取決於器件的工藝技術。高速CMOS 技術一般能達到約70Ω； 高速TTL器件一般能達到約80Ω至100Ω。因為阻抗值通常對噪聲容限和信號切換有很大的影響，所以進行阻抗選擇時需要非常仔細；產品說明書對此應當給出指導。

 

現xian場chang解jie決jue工gong具ju的de初chu始shi結jie果guo可ke能neng會hui遇yu到dao兩liang種zhong問wen題ti。首shou先xian是shi視shi野ye受shou到dao限xian製zhi的de問wen題ti，現xian場chang解jie決jue工gong具ju隻zhi對dui附fu近jin走zou線xian的de影ying響xiang做zuo分fen析xi
，而er不bu考kao慮lv影ying響xiang阻zu抗kang的de其qi它ta層ceng上shang的de非fei平ping行xing走zou線xian。現xian場chang解jie決jue工gong具ju在zai布bu線xian前qian，即ji分fen配pei走zou線xian寬kuan度du時shi無wu法fa知zhi道dao細xi節jie

，但dan上shang述shu成cheng對dui安an排pai的de方fang法fa可ke使shi這zhe個ge問wen題ti變bian得de最zui小xiao。

 

值得一提的是不完全電源層(partial power planes)的影響。外層電路板上在布線後經常擠滿了接地銅線
，這樣就有利於抑製EMI和平衡塗敷(balance plating)。如果隻對外層采取這樣的措施，則本文所推薦的疊層結構對特性阻抗的影響非常微小。

 

大da量liang采cai用yong相xiang鄰lin信xin號hao層ceng的de效xiao果guo是shi非fei常chang顯xian著zhu的de。某mou些xie現xian場chang解jie決jue工gong具ju不bu能neng發fa現xian銅tong箔bo的de存cun在zai，因yin為wei它ta隻zhi能neng檢jian查zha印yin製zhi線xian和he整zheng個ge層ceng麵mian

，所suo以yi對dui阻zu抗kang的de分fen析xi結jie果guo是shi不bu正zheng確que的de。當dang鄰lin近jin的de層ceng上shang有you金jin屬shu時shi
，它ta就jiu象xiang一yi個ge不bu太tai可ke靠kao的de地di線xian層ceng一yi樣yang。如ru果guo阻zu抗kang過guo低di，瞬shun時shi電dian流liu就jiu會hui很hen大da，這zhe是shi一yi個ge實shi際ji而er且qie敏min感gan的deEMI問題。

 

導致阻抗分析工具失敗的另一個原因是分布式電容。這些分析工具一般不能反映引腳和過孔的影響(這種影響通常用仿真器來進行分析)。這種影響可能會很大，特別是在背板上。其原因非常簡單：特性阻抗通常可用下述公式計算：

√L/C

其中，L和C分別是單位長度的電感和電容。

 

如果引腳是均勻排布的，附加的電容將大大影響這個計算結果。公式將變成：

√L/(C+C'') 

C''是單位長度的引腳電容。

 

ruguoxiangzaibeibanshangnayanglianjieqizhijianyongzhixianxianglian，jiukeyongzongxianludianrongyijichulediyihezuihouyigeyinjiaozhiwaidezongyinjiaodianrong。zheyang，youxiaozukangjiujiuhuijiangdi
，shenzhikenengcong 80Ω降到8Ω。為了求得有效值
，需將原阻抗值除以：

√(1+C''/C)

這種計算對於元件選擇是很重要的。

 

 

模擬時，應該考慮元件和封裝的電容(有時還應包括電感)。要注意兩個問題。首先，仿真器可能不能正確模擬分布式電容
；其qi次ci
，還hai要yao注zhu意yi不bu同tong生sheng產chan情qing況kuang對dui不bu完wan全quan層ceng麵mian和he非fei平ping行xing走zou線xian的de影ying響xiang。許xu多duo現xian場chang解jie決jue工gong具ju都dou不bu能neng分fen析xi沒mei有you全quan電dian源yuan或huo地di線xian層ceng的de疊die層ceng分fen布bu。然ran而er，如ru果guo與yu信xin號hao層ceng相xiang鄰lin的de是shi一yi個ge地di線xian層ceng
，那na麼me計ji算suan出chu的de延yan遲chi會hui相xiang當dang糟zao糕gao
，比bi如ru電dian容rong，會hui有you最zui大da的de延yan遲chi；如果一個雙麵板的兩層都布有許多地線和VCC 銅箔，這種情況就更嚴重。如果過程不是自動化的話，在一個CAD係統中設置這些東西將會是很繁亂的。 

 

EMC的影響因素很多
，其中許多因素通常都沒能得到分析，即使得到分析， 也往往是在設計完成以後
，這就太遲了。下麵是一些影響EMC的因素：

 

1. 電源層的槽縫會構成了四分之一波長的天線。對於金屬容器上需開安裝槽的場合，應采用鑽孔方法來代替。

 

2. 感性元件。我曾碰到過一位設計人員，他遵循了所有的設計規則
，也作了仿真
，但他的電路板仍然有很多輻射信號。原因是：在頂層有兩個電感相互平行放置，構成了變壓器。

 

3. 由於不完全接地層的影響,內層低阻抗引起外層較大的瞬態電流。

 

采用防衛設計可以避免這些問題中的大多數。首先應該作出正確的疊層結構和布線方略，這樣就有了好的開始。

 

這裏沒有涉及某些基本問題
，比如網絡拓撲、信號失真原因和串擾計算方法；隻是分析了一些敏感的問題，以幫助讀者應用從EDA係(xi)統(tong)得(de)到(dao)的(de)結(jie)果(guo)。任(ren)何(he)分(fen)析(xi)都(dou)要(yao)依(yi)賴(lai)於(yu)所(suo)采(cai)用(yong)的(de)模(mo)型(xing)
，分(fen)析(xi)不(bu)到(dao)的(de)因(yin)素(su)也(ye)會(hui)對(dui)結(jie)果(guo)產(chan)生(sheng)影(ying)響(xiang)。過(guo)於(yu)複(fu)雜(za)就(jiu)象(xiang)太(tai)不(bu)精(jing)確(que)一(yi)樣(yang)，避(bi)免(mian)過(guo)多(duo)參(can)量(liang)的(de)變(bian)化(hua)（如印製線寬度等），有助於整齊、一致的設計。