優化PCB設計來提高超級結MOSFET性能,怎麼做?
發布時間:2015-07-29 責任編輯:sherry
【導讀】與傳統平麵MOSFET技術相比,超級結MOSFET可顯著降低導通電阻和寄生電容。導通電阻的顯著降低和寄生電容的降低雖然有助於提高效率,但也產生電壓(dv/dt)和電流(di/dt)的快速開關轉換,形成高頻噪聲和輻射EMI。那麼如何優化PCB設計呢?來以最大限度提高超級結MOSFET的性能?
基於最近的趨勢,提高效率成為關鍵目標,為了獲得更好的EMI而采用慢開關器件的權衡並不值得。超級結可在平麵MOSFET難以勝任的應用中提高效率。與傳統平麵MOSFET技術相比,超級結MOSFET可顯著降低導通電阻和寄生電容。導通電阻的顯著降低和寄生電容的降低雖然有助於提高效率,但也產生電壓(dv/dt)和電流(di/dt)的快速開關轉換,形成高頻噪聲和輻射EMI。
為驅動快速開關超級結MOSFET,必須了解封裝和PCB布局寄生效應對開關性能的影響,以及為使用超級結所做的PCB布局調整。主要使用擊穿電壓為500-600V的超級結MOSFET。在這些電壓額定值中,工業標準TO-220、TO-247、TO-3P和TO-263是(shi)應(ying)用(yong)最(zui)廣(guang)泛(fan)的(de)封(feng)裝(zhuang)。封(feng)裝(zhuang)對(dui)性(xing)能(neng)的(de)影(ying)響(xiang)有(you)限(xian),這(zhe)是(shi)因(yin)為(wei)內(nei)部(bu)柵(zha)極(ji)和(he)源(yuan)極(ji)綁(bang)定(ding)線(xian)長(chang)度(du)是(shi)固(gu)定(ding)的(de)。隻(zhi)有(you)引(yin)腳(jiao)的(de)長(chang)度(du)可(ke)以(yi)改(gai)變(bian),以(yi)減(jian)少(shao)封(feng)裝(zhuang)的(de)源(yuan)極(ji)電(dian)感(gan)。如(ru)圖(tu)1(a)所示,10nH的典型引線電感看起來不大,但這些MOSFET的di/dt可輕鬆達到500A/μs!假定di/dt為500A/μs,10nH引線電感上的電壓為VIND=5V;而10nH引線電感的關斷di/dt為1,000A/μs,可產生VIND=10Vdedianya。daduoshuyingyongheshejidouweikaolvdaocifujiadianganyehuichanshengdianya,danzheyidianbukehushi。yishangjiandanjisuanxianshi,fengzhuangdezongyuanjidiangan,jibangdingxianheyinjiaodianganbixujiangdizhikejieshoudeshuzhi。zaoshengdelingyigelaiyuanshibujujishengxiaoying。youliangzhongkejiandebujujishengxiaoying:寄生電感和寄生電容。1cm走線的電感為6-10nH,通過在PCB頂部添加一層並在PCB底部添加GND層,可降低此電感值。另一類型是寄生電容。圖1(b)顯(xian)示(shi)了(le)布(bu)局(ju)中(zhong)容(rong)性(xing)寄(ji)生(sheng)效(xiao)應(ying)的(de)原(yuan)理(li)。寄(ji)生(sheng)電(dian)容(rong)由(you)兩(liang)條(tiao)相(xiang)近(jin)走(zou)線(xian)之(zhi)間(jian)或(huo)走(zou)線(xian)與(yu)另(ling)外(wai)一(yi)側(ce)的(de)地(di)平(ping)麵(mian)之(zhi)間(jian)引(yin)起(qi)。另(ling)一(yi)種(zhong)電(dian)容(rong)為(wei)器(qi)件(jian)和(he)地(di)平(ping)麵(mian)間(jian)的(de)電(dian)容(rong)。PCB板兩麵上的兩個並行走線能夠增加電容,同時還能減少回路電感,從而減少電磁噪聲輻射。下次設計需要超級結MOSFET時,請考慮這些布局提示。

因為MOSFET是單極性器件,因此寄生電容是開關瞬態唯一的限製因素。電荷平衡原理降低了特定麵積的導通電阻,而且,與標準MOSFET技術相比,相同RDS(ON)下的芯片尺寸更小。圖1顯示超級結MOSFET和標準平麵型MOSFET的電容。標準MOSFET的Coss為中度線性變化關係,而超級結MOSFET的Coss曲線呈現高度非線性關係。因為單元密度較高,超級結MOSFET的Coss初始值較高,但超級結MOSFET中,在約50V漏源電壓附近,Coss會迅速下降,如圖2所示。當使用超級結MOSFET應用到PFC或DC/DC轉換器時,這些非線性效應可能造成電壓和電流振蕩。圖3顯示簡化的PFC電路示意圖,包括功率MOSFET內部寄生元件和外部振蕩電路,外部振蕩電路包含由布板帶來的外部耦合電容Cgd_ext.)。

圖2:平麵型MOSFET和超級結MOSFET輸出電容的比較
一般來說,有多個振蕩電路會影響MOSFET的開關特性,包括內部和外部振蕩電路。在圖3的PFC電路中,L、Co和Dboost分別是電感、輸出電容和升壓二極管。Cgs、Cgd_int和Cds是功率MOSFET的寄生電容。Ld1、Ls1和Lg1是功率MOSFET的漏極、源極和柵極邦定線以及引腳電感。Rg_int和Rg_ext是功率MOSFET的內部柵極電阻和電路的外部柵極驅動電阻。Cgd_ext是電路的寄生柵極-漏極電容。LD、LS和LG是印刷電路板(PCB)的漏極、源極和柵極走線雜散電感。當MOSFET打開或關閉時,柵極寄生振蕩通過柵極-漏極電容Cgd和柵極引線電感Lg1在諧振電路內發生。

圖3:包含功率MOSFET內外部寄生元件的PFC電路簡圖
在諧振條件(ωL=1/ωC)下,柵極和源極電壓中生成的震蕩電壓遠大於驅動電壓。因諧振變化而產生的電壓振蕩與品質因數成正比,Q(=ωL/R=1/ωCR)。當MOSFET關閉時,漏極寄生電感(LD+Ld1)、柵極-漏極電容Cgd和柵極引線電感Lg1網絡造成柵極振蕩電壓。如果柵極電阻(RG-ext.+Rg_int.)極小,則Q變大。另外,LS兩端的壓降和Ls1源極雜散電感在柵極-源極電壓中產生振蕩,可用表達式(1)表示。寄生振蕩可能造成柵源極擊穿、不良EMI、較大開關損耗、柵極控製失效,甚至可能造成MOSFET故障。

優化電路設計,最大限度地提高超級結MOSFET的性能而又不產生負麵影響非常重要。
特別推薦
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
技術文章更多>>
- 如何使用工業級串行數字輸入來設計具有並行接口的數字輸入模塊
- 邊緣AI的發展為更智能、更可持續的技術鋪平道路
- 每台智能體PC,都是AI時代的新入口
- IAR作為Qt Group獨立BU攜兩項重磅汽車電子應用開發方案首秀北京車展
- 構建具有網絡彈性的嵌入式係統:來自行業領袖的洞見
技術白皮書下載更多>>
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索
SATA連接器
SD連接器
SII
SIM卡連接器
SMT設備
SMU
SOC
SPANSION
SRAM
SSD
ST
ST-ERICSSON
Sunlord
SynQor
s端子線
Taiyo Yuden
TDK-EPC
TD-SCDMA功放
TD-SCDMA基帶
TE
Tektronix
Thunderbolt
TI
TOREX
TTI
TVS
UPS電源
USB3.0
USB 3.0主控芯片
USB傳輸速度




