一、下麵的一些係統要特別注意抗電磁幹擾：

 

　　1、微控製器時鍾頻率特別高，總線周期特別快的係統。

 

　　2、係統含有大功率
，大電流驅動電路

，如產生火花的繼電器，大電流開關等。

 

　　3、含微弱模擬信號電路以及高精度A/D變換電路的係統。

 

　　二、為增加係統的抗電磁幹擾能力采取如下措施：

 

　　1

、選用頻率低的微控製器：

 

　　xuanyongwaishizhongpinlvdideweikongzhiqikeyiyouxiaojiangdizaoshenghetigaoxitongdekangganraonengli。tongyangpinlvdefangbohezhengxianbo，fangbozhongdegaopinchengfenbizhengxianboduodeduo。suiranfangbodegaopinchengfendebodefudu，bijiboxiao
，danpinlvyuegaoyuerongyifashechuchengweizaoshengyuan
，weikongzhiqichanshengdezuiyouyingxiangdegaopinzaoshengdayueshishizhongpinlvde3倍。

 

　　2
、減小信號傳輸中的畸變

 

　　微控製器主要采用高速CMOS技術製造。信號輸入端靜態輸入電流在1mA左右，輸入電容10PF左右


，輸入阻抗相當高，高速CMOS電dian路lu的de輸shu出chu端duan都dou有you相xiang當dang的de帶dai載zai能neng力li，即ji相xiang當dang大da的de輸shu出chu值zhi，將jiang一yi個ge門men的de輸shu出chu端duan通tong過guo一yi段duan很hen長chang線xian引yin到dao輸shu入ru阻zu抗kang相xiang當dang高gao的de輸shu入ru端duan，反fan射she問wen題ti就jiu很hen嚴yan重zhong
，它ta會hui引yin起qi信xin號hao畸ji變bian，增zeng加jia係xi統tong噪zao聲sheng。當dangTpd＞Tr時
，就成了一個傳輸線問題，必須考慮信號反射
，阻抗匹配等問題。

 

　　信xin號hao在zai印yin製zhi板ban上shang的de延yan遲chi時shi間jian與yu引yin線xian的de特te性xing阻zu抗kang有you關guan，即ji與yu印yin製zhi線xian路lu板ban材cai料liao的de介jie電dian常chang數shu有you關guan。可ke以yi粗cu略lve地di認ren為wei，信xin號hao在zai印yin製zhi板ban引yin線xian的de傳chuan輸shu速su度du
，約yue為wei光guang速su的de1/3到1/2之間。微控製器構成的係統中常用邏輯電話元件的Tr（標準延遲時間）為3到18ns之間。

 

　　在印製線路板上，信號通過一個7W的電阻和一段25cm長的引線，線上延遲時間大致在4~20ns之間。也就是說
，信號在印刷線路上的引線越短越好，最長不宜超過25cm。而且過孔數目也應盡量少
，最好不多於2個。

 

　　當dang信xin號hao的de上shang升sheng時shi間jian快kuai於yu信xin號hao延yan遲chi時shi間jian，就jiu要yao按an照zhao快kuai電dian子zi學xue處chu理li。此ci時shi要yao考kao慮lv傳chuan輸shu線xian的de阻zu抗kang匹pi配pei，對dui於yu一yi塊kuai印yin刷shua線xian路lu板ban上shang的de集ji成cheng塊kuai之zhi間jian的de信xin號hao傳chuan輸shu
，要yao避bi免mian出chu現xianTd＞Trd的情況
，印刷線路板越大係統的速度就越不能太快。

 

　　用以下結論歸納印刷線路板設計的一個規則：

 

　　信號在印刷板上傳輸，其延遲時間不應大於所用器件的標稱延遲時間。

　　3、減小信號線間的交叉幹擾：

 

　　A點一個上升時間為Tr的階躍信號通過引線AB傳向B端。信號在AB線上的延遲時間是Td。在D點
，由於A點信號的向前傳輸，到達B點後的信號反射和AB線的延遲，Td時間以後會感應出一個寬度為Tr的頁脈衝信號。在C點，由於AB上信號的傳輸與反射


，會感應出一個寬度為信號在AB線上的延遲時間的兩倍，即2Td的正脈衝信號。這就是信號間的交叉幹擾。幹擾信號的強度與C點信號的di/at有關，與線間距離有關。當兩信號線不是很長時，AB上看到的實際是兩個脈衝的迭加。

 

　　CMOS工藝製造的微控製由輸入阻抗高
，噪聲高，噪聲容限也很高，數字電路是迭加100~200mv噪聲並不影響其工作。若圖中AB線(xian)是(shi)一(yi)模(mo)擬(ni)信(xin)號(hao)，這(zhe)種(zhong)幹(gan)擾(rao)就(jiu)變(bian)為(wei)不(bu)能(neng)容(rong)忍(ren)。如(ru)印(yin)刷(shua)線(xian)路(lu)板(ban)為(wei)四(si)層(ceng)板(ban)
，其(qi)中(zhong)有(you)一(yi)層(ceng)是(shi)大(da)麵(mian)積(ji)的(de)地(di)，或(huo)雙(shuang)麵(mian)板(ban)，信(xin)號(hao)線(xian)的(de)反(fan)麵(mian)是(shi)大(da)麵(mian)積(ji)的(de)地(di)時(shi)，這(zhe)種(zhong)信(xin)號(hao)間(jian)的(de)交(jiao)叉(cha)幹(gan)擾(rao)就(jiu)會(hui)變(bian)小(xiao)。原(yuan)因(yin)是(shi)，大(da)麵(mian)積(ji)的(de)地(di)減(jian)小(xiao)了(le)信(xin)號(hao)線(xian)的(de)特(te)性(xing)阻(zu)抗(kang)，信(xin)號(hao)在(zai)D端的反射大為減小。特性阻抗與信號線到地間的介質的介電常數的平方成反比，與介質厚度的自然對數成正比。若AB線為一模擬信號
，要避免數字電路信號線CD對AB的幹擾
，AB線下方要有大麵積的地，AB線到CD線的距離要大於AB線與地距離的2~3倍。可用局部屏蔽地，在有引結的一麵引線左右兩側布以地線。

 

　　4、減小來自電源的噪聲

 

　　電(dian)源(yuan)在(zai)向(xiang)係(xi)統(tong)提(ti)供(gong)能(neng)源(yuan)的(de)同(tong)時(shi)，也(ye)將(jiang)其(qi)噪(zao)聲(sheng)加(jia)到(dao)所(suo)供(gong)電(dian)的(de)電(dian)源(yuan)上(shang)。電(dian)路(lu)中(zhong)微(wei)控(kong)製(zhi)器(qi)的(de)複(fu)位(wei)線(xian)
，中(zhong)斷(duan)線(xian)，以(yi)及(ji)其(qi)它(ta)一(yi)些(xie)控(kong)製(zhi)線(xian)最(zui)容(rong)易(yi)受(shou)外(wai)界(jie)噪(zao)聲(sheng)的(de)幹(gan)擾(rao)。電(dian)網(wang)上(shang)的(de)強(qiang)幹(gan)擾(rao)通(tong)過(guo)電(dian)源(yuan)進(jin)入(ru)電(dian)路(lu)
，即(ji)使(shi)電(dian)池(chi)供(gong)電(dian)的(de)係(xi)統(tong)，電(dian)池(chi)本(ben)身(shen)也(ye)有(you)高(gao)頻(pin)噪(zao)聲(sheng)。模(mo)擬(ni)電(dian)路(lu)中(zhong)的(de)模(mo)擬(ni)信(xin)號(hao)更(geng)經(jing)受(shou)不(bu)住(zhu)來(lai)自(zi)電(dian)源(yuan)的(de)幹(gan)擾(rao)。

 

　　5、注意印刷線板與元器件的高頻特性

 

　　在高頻情況下
，印刷線路板上的引線
，過孔，電阻
、電容
、jiechajiandefenbudianganyudianrongdengbukehulve。dianrongdefenbudianganbukehulve，diangandefenbudianrongbukehulve。dianzuchanshengduigaopinxinhaodefanshe，yinxiandefenbudianronghuiqizuoyong
，dangchangdudayuzaoshengpinlvxiangyingbochangde1/20時

，就產生天線效應，噪聲通過引線向外發射。

 

　　印刷線路板的過孔大約引起0.6pf的電容。

 

　　一個集成電路本身的封裝材料引入2~6pf電容。

 

　　一個線路板上的接插件，有520nH的分布電感。一個雙列直扡的24引腳集成電路扡座，引入4~18nH的分布電感。

 

　　這些小的分布參數對於這行較低頻率下的微控製器係統中是可以忽略不計的；而對於高速係統必須予以特別注意。

 

　　6、元件布置要合理分區

 

　　元yuan件jian在zai印yin刷shua線xian路lu板ban上shang排pai列lie的de位wei置zhi要yao充chong分fen考kao慮lv抗kang電dian磁ci幹gan擾rao問wen題ti，原yuan則ze之zhi一yi是shi各ge部bu件jian之zhi間jian的de引yin線xian要yao盡jin量liang短duan。在zai布bu局ju上shang
，要yao把ba模mo擬ni信xin號hao部bu分fen，高gao速su數shu字zi電dian路lu部bu分fen，噪zao聲sheng源yuan部bu分fen（如繼電器，大電流開關等）這三部分合理地分開
，使相互間的信號耦合為最小。

 

　　7、處理好接地線

 

　　印刷電路板上
，電源線和地線最重要。克服電磁幹擾
，最主要的手段就是接地。

 

　　對(dui)於(yu)雙(shuang)麵(mian)板(ban)，地(di)線(xian)布(bu)置(zhi)特(te)別(bie)講(jiang)究(jiu)，通(tong)過(guo)采(cai)用(yong)單(dan)點(dian)接(jie)地(di)法(fa)，電(dian)源(yuan)和(he)地(di)是(shi)從(cong)電(dian)源(yuan)的(de)兩(liang)端(duan)接(jie)到(dao)印(yin)刷(shua)線(xian)路(lu)板(ban)上(shang)來(lai)的(de)，電(dian)源(yuan)一(yi)個(ge)接(jie)點(dian)，地(di)一(yi)個(ge)接(jie)點(dian)。印(yin)刷(shua)線(xian)路(lu)板(ban)上(shang)，要(yao)有(you)多(duo)個(ge)返(fan)回(hui)地(di)線(xian)
，這(zhe)些(xie)都(dou)會(hui)聚(ju)到(dao)回(hui)電(dian)源(yuan)的(de)那(na)個(ge)接(jie)點(dian)上(shang)
，就(jiu)是(shi)所(suo)謂(wei)單(dan)點(dian)接(jie)地(di)。所(suo)謂(wei)模(mo)擬(ni)地(di)、數字地、大(da)功(gong)率(lv)器(qi)件(jian)地(di)開(kai)分(fen)，是(shi)指(zhi)布(bu)線(xian)分(fen)開(kai)
，而(er)最(zui)後(hou)都(dou)彙(hui)集(ji)到(dao)這(zhe)個(ge)接(jie)地(di)點(dian)上(shang)來(lai)。與(yu)印(yin)刷(shua)線(xian)路(lu)板(ban)以(yi)外(wai)的(de)信(xin)號(hao)相(xiang)連(lian)時(shi)，通(tong)常(chang)采(cai)用(yong)屏(ping)蔽(bi)電(dian)纜(lan)。對(dui)於(yu)高(gao)頻(pin)和(he)數(shu)字(zi)信(xin)號(hao)，屏(ping)蔽(bi)電(dian)纜(lan)兩(liang)端(duan)都(dou)接(jie)地(di)。低(di)頻(pin)模(mo)擬(ni)信(xin)號(hao)用(yong)的(de)屏(ping)蔽(bi)電(dian)纜(lan)，一(yi)端(duan)接(jie)地(di)為(wei)好(hao)。

 

　　對噪聲和幹擾非常敏感的電路或高頻噪聲特別嚴重的電路應該用金屬罩屏蔽起來。

 

　　8、用好去耦電容。

 

　　好的高頻去耦電容可以去除高到1GHZ的(de)高(gao)頻(pin)成(cheng)份(fen)。陶(tao)瓷(ci)片(pian)電(dian)容(rong)或(huo)多(duo)層(ceng)陶(tao)瓷(ci)電(dian)容(rong)的(de)高(gao)頻(pin)特(te)性(xing)較(jiao)好(hao)。設(she)計(ji)印(yin)刷(shua)線(xian)路(lu)板(ban)時(shi)，每(mei)個(ge)集(ji)成(cheng)電(dian)路(lu)的(de)電(dian)源(yuan)，地(di)之(zhi)間(jian)都(dou)要(yao)加(jia)一(yi)個(ge)去(qu)耦(ou)電(dian)容(rong)。去(qu)耦(ou)電(dian)容(rong)有(you)兩(liang)個(ge)作(zuo)用(yong)：一方麵是本集成電路的蓄能電容，提供和吸收該集成電路開門關門瞬間的充放電能

；另一方麵旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感

，它的並行共振頻率大約在7MHz左右，也就是說對於10MHz以下的噪聲有較好的去耦作用，對40MHz以上的噪聲幾乎不起作用。

 

　　1uf
，10uf電容，並行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進入印刷板的地方和一個1uf或10uf的去高頻電容往往是有利的
，即使是用電池供電的係統也需要這種電容。

 

　　每10片左右的集成電路要加一片充放電電容

，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種卷起來的結構在高頻時表現為電感
，最好使用膽電容或聚碳酸醞電容。

 

　　去耦電容值的選取並不嚴格，可按C=1/f計算；即10MHz取0.1uf
，對微控製器構成的係統
，取0.1~0.01uf之間都可以。